提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過一個169階的均方根\r\n升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來設(shè)計(jì)高階高速F IR濾波器,并且對所設(shè)計(jì)的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
標(biāo)簽： FPGA 濾波器 實(shí)現(xiàn)方法
上傳時間： 2013-08-31
上傳用戶：小火車?yán)怖怖?/p>
FPGA設(shè)計(jì)常用的四種設(shè)計(jì)方法，對于整條把握設(shè)計(jì)有很大的指導(dǎo)作用
標(biāo)簽： FPGA 設(shè)計(jì)方法
上傳用戶：simonpeng
cpld與單片機(jī)8051的通信的設(shè)計(jì)方法 以及cpld和單片機(jī)的端口對應(yīng)
標(biāo)簽： cpld 8051 單片機(jī) 通信
上傳時間： 2013-09-01
上傳用戶：wettetw
本文詳細(xì)介紹了制作電路板的方法及步驟.\r\n實(shí)驗(yàn)板的功能\r\n這個實(shí)驗(yàn)板可以做如下實(shí)驗(yàn)：\r\n1．可以進(jìn)行運(yùn)算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實(shí)驗(yàn)\r\n2．可以進(jìn)行觸發(fā)器、寄存器、計(jì)數(shù)器和一般時序電路的實(shí)驗(yàn)\r\n3．可以進(jìn)行頻率計(jì)電路、時鐘電路、計(jì)時電路、交通燈等復(fù)雜數(shù)字系統(tǒng)的實(shí)驗(yàn)\r\n4．加擴(kuò)展板可以進(jìn)行A/D、D/A、串行E2ROM和8031單片機(jī)等方面的實(shí)驗(yàn)\r\n
標(biāo)簽： CPLD 電路 實(shí)驗(yàn)板
上傳用戶：吾學(xué)吾舞
摘要本文介紹了一種用CPLD設(shè)計(jì)GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細(xì)分析了設(shè)計(jì)原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計(jì)方法已在我們研制的GPS，GLONASS兼容機(jī)中得到實(shí)際應(yīng)用。
標(biāo)簽： CPLD GPS 數(shù)字
上傳用戶：wangdean1101
大型設(shè)計(jì)中FPGA的多時鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時鐘設(shè)計(jì)的方法
標(biāo)簽： FPGA 大型 多時鐘 策略
上傳時間： 2013-09-04
上傳用戶：妄想演繹師
用VHDL語言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法
標(biāo)簽： VHDL CPLD FPGA 語言
上傳時間： 2013-09-05
上傳用戶：life840315
VGA顯示的FPGA實(shí)現(xiàn)方法，包括原理和一個小例子。
標(biāo)簽： FPGA VGA 實(shí)現(xiàn)方法
上傳用戶：行旅的喵
使用8031單片機(jī)加載FPGA的源代碼,為FPGA的加載提供了另一種方便的方法.
標(biāo)簽： FPGA 8031 單片機(jī) 源代碼
上傳時間： 2013-09-06
上傳用戶：瓦力瓦力hong
FPGA加密的方法，對于那些需要加密自己的vhdl源代碼的人來說，很有用
標(biāo)簽： FPGA 加密
上傳用戶：hebmuljb
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
