最佳二元收尋樹 自己寫的作業 給剛入門的學生 參考用
標簽： 二元
上傳時間： 2017-04-16
上傳用戶：asasasas
利用89s51去寫結構化keil-C 4x4鍵盤掃描+LCD螢幕顯示 HW01:四則運算+時鍾顯示 HW02:頻率偵測器 ps.鍵盤掃描不是利用延遲作彈跳(推薦)
上傳時間： 2014-11-22
上傳用戶：zycidjl
Mircochip dsPIIC30F 輸入比較器程序範例
上傳時間： 2017-06-14
上傳用戶：561596
CD4000 雙3輸入端或非門+單非門 TI CD4001 四2輸入端或非門 HIT/NSC/TI/GOL 雙4輸入端或非門 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 雙互補對加反相器 NSC CD4008 4位超前進位全加器 NSC CD4009 六反相緩沖/變換器 NSC CD4010 六同相緩沖/變換器 NSC CD4011 四2輸入端與非門 HIT/TI CD4012 雙4輸入端與非門 NSC CD4013 雙主-從D型觸發器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器 NSC CD4015 雙4位串入/并出移位寄存器 TI CD4016 四傳輸門 FSC/TI CD4017 十進制計數/分配器 FSC/TI/MOT CD4018 可預制1/N計數器 NSC/MOT
上傳時間： 2017-07-20
上傳用戶：lx9076
QL-2006燒錄軟體-中文版, 為燒寫器軟件的安裝文件，直接雙擊執行安裝
上傳時間： 2017-07-26
上傳用戶：www240697738
PIC單片機的C編譯器介紹, 為燒寫器軟件的安裝文件，直接雙擊執行安裝
上傳時間： 2013-12-25
上傳用戶：sssl
windows ce 平臺下的輸入法 程序編寫 範例
上傳時間： 2017-08-09
上傳用戶：宋桃子
逆變器作為光伏陣列和電網接口的主要設備，它的性能決定著整個光伏發電系統的性能。為了將光伏陣列產生的電能最大限度地饋入電網，并提高其運行的穩定度、可靠性和精確度，必須對并網逆變器的主電路拓撲選擇、濾波器參數設計及其控制策略選取等進行深入研究。 論文首先分析了光伏發電的國內外發展現狀和應用前景，對光伏并網發電系統的種類、結構和并網標準進行了綜述。針對眾多適用于光伏并網的逆變器拓撲進行了詳細的比較分析，最終確定了一臺單相滿載功率1kW、并網電壓220V的逆變器拓撲及其主電路參數，對其輸出濾波器參數進行設計，并對其進行了幅頻特性分析。 其次，詳細分析和研究逆變器的并網控制策略，確定了在獨立工作模式下的瞬時電壓控制策略和在并網工作模式下的瞬時電流控制策略。根據選定的控制策略分別對其控制系統進行了建模和閉環參數設計，并利用Sabet軟件進行系統仿真，驗證了系統建模和設計的正確性。 接著，在分析光伏陣列特性的基礎上，總結和比較了常用的幾種MPPT（Maximum Power Point Tracking）控制方法，通過擾動觀測法對并網逆變器輸出電流的控制，實現了光伏陣列的MPPT，并給出了設計方案和實驗驗證。 最后，根據以上分析結果，研制了一臺基于DSP控制的光伏并網逆變器的試驗樣機，并詳述了其軟硬件的設計方案，給出了相關實驗結果。
上傳時間： 2013-04-24
上傳用戶：天天天天
隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.
上傳時間： 2013-07-17
上傳用戶：wfl_yy
數字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據香農信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統，作為包括WCDMA，CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構，對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處：(1)采用通用碼表結構，支持可變碼率；幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想，利用四個ACS模塊并行運行，加快數據處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結構進行優化，防止數據讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統時鐘下，內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性，可以方便地應用于CDMA2000移動通信系統。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
