亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

射頻收發信機

  • 基于ARMDSP協作架構的射頻IC卡無線手持POS機的設計

    隨著金融行業的不斷發展,IC智能卡正在并已經融入當今信息技術的主流,人們已愈來愈多地開始接受和使用IC智能卡。根據應用環境的不同,傳統的IC卡讀寫機具可以分為兩種:座式IC卡讀寫器和IC卡手持POS機。無線局域網、嵌入式系統和生物鑒別三種技術相結合的IC卡手持POS機是一種很好的方式。因此我們提出了一種基于ARM+DSP協作架構的射頻IC卡無線手持POS機設計方案。 本文首先介紹了ARM+DSP嵌入式系統,指紋識別技術和無線數傳技術,提出了ARM+DSP協作架構的雙處理器連接方案。之后,給出了系統的總體結構圖,包括硬件部分和軟件部分。 硬件部分為ARM和DSP兩個子系統,分別以LPC2210和TMS320VC54025為核心,加上存儲器和各種外設。詳細說明了兩個CPU通過HPI主機方式進行通信、主機系統的主控處理器LPC2210外設的接口電路設計。 軟件部分包括嵌入式μ C/OS-Ⅱ移植要點,任務設計,驅動程序設計等。詳細說明了在嵌入式μ C/OS-Ⅱ平臺中,顯示任務,鍵盤任務和IC卡讀寫任務設計過程以及它們的驅動程序的代碼的編寫。 本課題的研究己取得階段性成果,能夠實現一些基本的功能。

    標簽: ARMDSP POS 架構 射頻

    上傳時間: 2013-06-07

    上傳用戶:黑漆漆

  • FPGA技術在TETRA終端中的應用

    FPGA.技術在許多領域均有廣泛的應用,特別是在無線通信領域里,越來越多的工程師在進行數字集成電路的設計時選擇FPGA。而采用VHDL進行設計輸入的設計方法有著不依賴器件,移植容易,能加快設計的特點。因而,VHDL。和FPGA器件結合,能大大提高設計的靈活性與效率,縮短了產品開發的周期,加快產品上市時間。 本課題來源于海信TETRA終端項目的一部分,設計并實現了TETRA終端基帶電路與射頻電路的接口模塊設計,內容包括邏輯端口、SPI總線、VCO、旋鈕模塊以及時鐘/同步脈沖接口模塊的設計,實現了主處理器對外設的控制接口擴展。本文首先詳細介紹了FPGA技術及其發展現狀和趨勢以及本課題所選用的現場可編程器件,同時較詳細的介紹了VHDL語言及特點以及開發所用到的ISE軟件。詳細論述了FPGA各接口模塊的設計、時序仿真波形的截取、FPGA的配置、各功能模塊的集成以及總體測試結果和結論。

    標簽: TETRA FPGA 中的應用

    上傳時間: 2013-07-04

    上傳用戶:xoxoliguozhi

  • 射頻和無線技術入門(第二版).pdf

    射頻和無線技術入門,絕對的從零開始,Caribbean j. Weisman 著

    標簽: 射頻 無線技術

    上傳時間: 2013-04-24

    上傳用戶:xiaowei314

  • 華為7號信令教材

    華為7號信令教材,最詳細版本,學習者最想要找的就是這個啦。

    標簽: 華為 信令 教材

    上傳時間: 2013-07-20

    上傳用戶:wanghui2438

  • 基于ARM和射頻技術的工程機械遙控器的研制

    隨著我國經濟的高速發展,各類建設工程越來越多,這導致了國家對工程機械的需求越來越大,要求也越來越高。在機械和液壓技術已發展成熟的今天,信息化和智能化成了工程機械進行產品性能提升的新的突破口。而無線遙控技術是信息化的一個重要方面。 鑒于工程機械設備對無線遙控設備的需求,本文研制了用于工程機械的無線遙控器。因為工程機械對遙控通信的可靠性、抗干擾性和通信距離都有比較高的要求,所以本文沒有選擇紅外、藍牙等技術作為通信手段,而是選用高性能的射頻芯片ADF7020來搭建射頻模塊。在控制器方面,考慮到通信過程中需要進行非常復雜的編解碼運算,所以本文選用了運算速率較快的32位ARM核微控制器LPC2119。 論文首先在對上述兩塊主芯片進行深入研究的基礎上介紹了它們的功能特點和參數性能,與此同時還介紹了嵌入式系統開發的相關知識。接著基于這兩塊芯片對遙控器的實施方案進行了設計,包括硬件系統和軟件系統兩方面的內容,這構成了論文的主體內容之一。然后論文詳細深入的研究和討論了對遙控器通信性能起關鍵作用的差錯控制系統。研究內容包括循環碼、CRC碼、RS碼和交織技術等一系列的信道編碼理論,并且給出了各種編解碼的實現方法。基于這些理論,論文設計了一種CRC碼、RS碼以及交織技術相結合的差錯控制方法并將其應用在遙控器中,實際測試證明該方法從很大程度上提升了遙控器的通信性能。此外,還實現了遙控器的跳頻功能,可以有效的抵抗同頻干擾。論文的最后簡要介紹了系統開發調試環境以及仿真工具,并總結了軟件實現過程中對一些關鍵問題的處理辦法。

    標簽: ARM 射頻技術 工程機械 遙控器

    上傳時間: 2013-05-18

    上傳用戶:yyyyyyyyyy

  • 海信HDP2919彩電電路圖

    海信HDP2919彩電電路圖海信HDP2919彩色電視機電路圖,海信HDP2919彩電圖紙,海信HDP2919原理圖。

    標簽: 2919 HDP 海信 彩電電路圖

    上傳時間: 2013-06-18

    上傳用戶:黃華強

  • 高吞吐量LDPC碼編碼構造及其FPGA實現

    低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農極限的信道編碼,已被廣泛地采用到各種無線通信領域標準中,包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個,分別是結合準循環(QC,Quasi Cyclic)移位結構的單次擴展構造和類似重復累積(RA,Repeat Accumulate)碼構造。相應地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現簡單,但是吞吐量不高,且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后,結合編譯碼器綜合實現的復雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構造方法,以實現高吞吐量的LDPC碼收發端;并且充分利用該類碼校驗矩陣準循環移位結構的特點,結合RU算法,提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法,是通過對母矩陣先后進行亂序擴展(Pex,Permutation Expansion)和循環移位擴展(CSEx,Cyclic Shift Expansion)實現的。在此基礎上,為了實現可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于,固定循環移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結構得以精簡;構造得到的碼字具有近似規則碼的結構,便于硬件實現;(偽)隨機生成的循環移位系數能夠提高碼字的誤碼性能,是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用,使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結構完全拋棄了RU算法中串行的前向替換(FS,Forward Substitution)模塊,同時簡化了流水線結構,由原先RU算法的6級降低為4級;為了縮短編碼延時,設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復累積碼結構的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端,在實際應用中具有很高的價值。 目前,LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法,及其對應的編碼算法,也必將成為信道編碼理論未來的研究重點。

    標簽: LDPC FPGA 吞吐量 編碼

    上傳時間: 2013-07-26

    上傳用戶:qoovoop

  • 基于FPGA的數字射頻存儲器設計

    數字射頻存儲器(Digital Radio FreqlJencyr:Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力,已成為現代雷達系統的重要部件。現代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術,DRFM由于具有處理這些相干波形的能力,被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前,國內外對DRFM技術的研究還處于起步階段,DRFM部件在采樣率、采樣精度及存儲容量等方面,還不能滿足現代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理,在現有的研究基礎上提出了一種便于工程實現的設計方法,給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位,具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波,用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器,采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片,從而大大降低了系統的功耗,提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真,仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比,具有更高的性能指標和優越性。

    標簽: FPGA 數字射頻 存儲器

    上傳時間: 2013-06-01

    上傳用戶:lanwei

  • 基于FPGA全數字OFDM收發信機

    正交頻分復用(OFDM,Orthogonal Frequency Division Multiplexing)技術作為一種可以有效對抗信號波形間干擾的高速傳輸技術,引起了廣泛關注。它利用許多并行的、傳輸低速率數據的子載波來實現高速率的通信。它的特點是各子載波相互正交,所以擴頻調制后的頻譜可以相互重疊,不但減小了子載波問的相互干擾,還大大提高了頻譜利用率。由于OFDM的高頻譜利用率、易于硬件實現、對抗頻率選擇性衰落和窄帶干擾的能力突出等優點,它成為第四代移動通信的首選技術,是當前移動通信技術研究的熱點問題。 本文概括的介紹了OFDM系統的基本概念、基本工作原理和關鍵技術,重點討論了如何在FPGA上實現OFDM低中頻收發信機。基于這些理論知識,確定了OFDM低中頻收發信機系統實現方案,并選擇ALTERA公司的Cyclone

    標簽: FPGA OFDM 全數字 收發信機

    上傳時間: 2013-06-29

    上傳用戶:水瓶kmoon5

  • 射頻調制器設計與FPGA實現

    基于DVBS標準的射頻調制器設計與FPGA實現

    標簽: FPGA 頻調 制器設計

    上傳時間: 2013-06-14

    上傳用戶:ABCD_ABCD

主站蜘蛛池模板: 彰化市| 德惠市| 兰考县| 银川市| 磴口县| 德兴市| 呼和浩特市| 吴堡县| 延吉市| 沂水县| 天水市| 南乐县| 上饶市| 扎兰屯市| 康平县| 宽甸| 深圳市| 民勤县| 庆城县| 讷河市| 岱山县| 当涂县| 城固县| 黔南| 石景山区| 读书| 永安市| 鹿邑县| 普兰店市| 会同县| 泸溪县| 宣化县| 屏东市| 鲁山县| 凤城市| 开封市| 策勒县| 枣庄市| 云浮市| 武冈市| 桑日县|