由于低場磁共振自由感應（FID-Free Induction Decay）信號十分微弱,信噪比低,所以信號放大電路的設計、調試具有一定的困難.該文首先對低場磁共振電路系統的各個功能模塊進行了分析,并估算了低場磁共振的信號幅值,然后重點對天線接口和前置放大兩個電路模塊進行了分析研究.天線接口電路是射頻發射電路、信號接收電路與磁體天線的接口電路.針對接收信號弱、信噪比低的情況,天線接口電路不但要實現天線的三個狀態（發射、泄放、接收）間的切換,而且要對信號進行無源放大.該文在完成了天線接口電路功能分析后,建立了簡化模型,然后對其參數進行分析計算,得出了滿足最大放大倍數和期望帶寬時的調試指導參數,還據此設計了校驗信號發生電路.前置放大電路主要完成磁共振FID信號的有源放大.該文在進行了方案討論后,給出了具體的前置放大電路,并對其工作狀態進行了靜態工作點計算和動態仿真分析,計算了增益系數,分析了帶寬,并作了噪聲分析.該文還參照高頻電路的設計特點,分析了低場磁共振信號放大電路的噪聲干擾的來源、種類;討論了器件選擇、電路布板等方面的注意事項;給出了減小噪聲干擾的一些具體措施.
上傳時間： 2013-06-01
上傳用戶：hanli8870
射頻識別技術是一種自20 世紀80 年代新興的自動識別技術。它是利用無線射頻方式進行非接觸雙向數據通信。相對于普遍應用的13.56MHz 射頻識別系統，本設計中的868MHz 射頻識別系統有著更多的優點：讀寫距離遠，閱讀速度快等，是目前國際上RFID產品發展的熱點。 本課題研究的內容包括研究符合ISO18000－6 標準的超高頻RFID 電子標簽的主要特點、結構、工作原理及讀寫方法, 重點在于與其相應讀卡器的設計方案, 包括讀卡器的硬件電路設計、軟件程序流程以及與上位機通信的實現。 在硬件設計中，選用ATMEL 公司的AVR 單片機ATmega8 作為主控制器，設計了主控、復位、串行通信等電路。并以RFM 公司開發的TRC101 為射頻收發芯片進行了射頻收發模塊的設計。 軟件設計采用模塊化編程和結構化編程的思想，單片機編程語言為匯編語言，與上位機串行通信采用Visual Basic 編程。經過測試，誤碼率較低，編制的防沖突程序實現了基于隨機二進制算法的防沖突功能。 本設計具有可靠性高，模塊化設計等特點，通過驗證,滿足標準要求，達到了預期的目的，并證明了本設計性能的穩定性和可靠性。
上傳時間： 2013-04-24
上傳用戶：lili1990
本文介紹了一種新型金融終端(POS)，其座機與手持機之間采用射頻通信方式，并在射頻通信中采用跳頻和防碰撞設計，使得座機和手持機之間的通信速率高、穩定可靠。本設計中的金融終端還具有非接觸式IC卡數據采集功能，這在設備功能上是一個巨大的創新。手持機可移動操作，方便了客戶操作，在很大程度上可以幫助商家提高服務質量，非常適用于餐廳、酒店以及娛樂場所等。 本設計中的金融終端包括手持機和座機，手持機的主要功能是采集金融信息，采集的對象可以是磁條卡，接觸式IC卡或非接觸IC卡，采集到卡的賬號和密碼等信息后以射頻的方式發送至座機，同時接收座機發送來的數據；座機收到手持機發送的金融信息后，再通過有線方式(電話網或以太網)發送給銀行主機，交易數據處理后，銀行主機將數據以有線的方式發回給座機，座機再通過無線方式發送給手持機，并打印交易憑證。文中詳細介紹了手持機和座機各功能模塊的硬件設計和功能實現方式，包括各主要芯片選型依據、所選芯片的特性、設計原理以及各相關模塊在POS中的功能。 POS的軟件設計包括硬件驅動程序(底層程序)設計和應用程序(上層應用程序)設計，底層程序跟所使用的硬件相關，是CPU控制各外圍器件實現各模塊硬件功能的程序，通常驅動程序會封裝起來，有入口參數，供上層應用調用；上層應用程序足根據產品要實現的服務功能而編寫的相關程序，上層應用程序通常需要調用底層程序。文中驅動程序主要介紹了鍵盤驅動，顯示驅動，并重點介紹了射頻通信驅動程序的設計，包括CPU如何控制射頻收發芯片、為抗干擾而采取的跳頻設計和設備問的防碰撞設計；應用程序中主要介紹了磁條卡和IC卡的處理程序。 由于本設計中的金融終端座機與手持機之間的通信速率較高，通信穩定可靠，同時還新增了非接觸卡的數據采集功能，使該設備有較大的使用范圍，從而有廣闊的市場前景。
上傳時間： 2013-06-27
上傳用戶：1234567890qqq
近年來，隨著計算機技術、網絡技術與無線通信技術的高速發展和廣泛應用，無線傳感器網絡已成為國際上備受關注的前沿熱點之一。無線傳感器網絡在軍事應用、環境監測、醫療護理、空間探索等方面都顯示了廣闊的應用前景，被認為是21世紀最有發展前景的技術之一。 本文通過對無線傳感器網絡的發展現狀、發展趨勢以及水環境多參數監測特點的研究，提出了面向水環境多參數監測應用的無線傳感器網絡系統的解決方案，分析了系統設計的目標和功能，并指出了系統軟硬件平臺的設計要求與設計原則。依托2006年江蘇省科技攻關項目“總線化智能多參數高精度檢測與控制儀表”，設計了基于Silicon Laboratories的C8051F310處理器和CC2420射頻芯片的硬件開發平臺，詳細地描述了硬件平臺中各個功能模塊的細節，并在此平臺上實現和改進了SimpliciTI協議和IEEE802.15.4/Zigbee協議，最后對系統進行了測試。整個系統以無線傳感器網絡技術為核心，增強了系統的靈活性、可維護性和可擴展性，同時系統模塊化、開放式的結構使系統具有良好的可移植性。 將無線傳感器網絡技術應用于水環境多參數監測，涉及到傳感器技術、無線通信技術、計算機應用技術等多種技術。到目前為止，隨著科學技術的不斷進步，它還在不斷地完善，前景尤為廣闊。
上傳時間： 2013-06-01
上傳用戶：無聊來刷下
院介紹了全橋逆變電路的工作方式袁探討了隕鄖月栽的柵極特性及動態開關過程遙隕鄖月栽柵原射極和柵原 集極間的寄生電容與其他分布參數的綜合作用會對驅動波形產生不利影響遙柵極驅動電壓必須有足夠 快的上升和下降速度袁使隕鄖月栽盡快開通和關斷袁以減小開通和關斷損耗遙在 隕鄖月栽導通后袁驅動電壓 應保持在垣員緣 災左右袁保證隕鄖月栽處于飽和狀態曰在 隕鄖月栽關斷期間袁隕鄖月栽 的柵極需加反向偏置電壓袁 避免隕鄖月栽 的誤動作遙最后給出了針對全橋逆變電路 隕鄖月栽 模塊設計的分立元件驅動電路及其實驗 結果遙 關鍵詞院隕鄖月栽曰全橋逆變曰驅動電路
上傳時間： 2013-05-20
上傳用戶：cy1109
RFID 低頻基站芯片開發及應用文檔 方便開發
上傳時間： 2013-05-15
上傳用戶：qiao8960
藍牙（Bluetooth）技術是近年來國外先進國家研究發展最快的短程無線通信技術之一，能夠廣泛地應用于工業短距離無線控制裝置、近距離移動無線控制設備、機器人控制、辦公自動化及多媒體娛樂設備等局部范圍內無線數據傳輸的領域中。在我國,由于對藍牙技術的研究還處于研究開發的初級階段, 還沒有形成藍牙數據短距離無線通信的一套開放性應用標準。 在無線音頻傳輸領域內，傳統的基于模擬調制方式的無線音頻傳輸由于抗干擾能力較差，傳輸的音頻質量會受到較大的影響，而國內市場上的藍牙音頻產品僅支持單聲道語音傳輸。所以，對基于藍牙技術的高品質多通道音頻傳輸技術的研究將具有一定的技術創新性，在無線音頻傳輸領域也具有較為廣闊的市場前景。 本文以嵌入式藍牙技術與音頻信號傳輸系統為研究開發課題，參考國外藍牙技術協議標準,利用功能模塊單元與嵌入式技術,目標是研制一種基于嵌入式開發應用的高品質雙聲道藍牙無線音頻傳輸系統。本系統通過對雙聲道線性模擬音源的數字化MP3編解碼處理，結合基于嵌入式應用的簡化后的HCI層藍牙應用協議，實現了藍牙信道帶寬內的高品質雙聲道音頻信號點對點的傳輸。 在硬件設計上，系統采用了模塊化設計思想。發送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負責音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負責MP3數據幀的高速傳輸以及藍牙接口協議控制；無線模塊采用藍牙單芯片解決方案（集成藍牙射頻、基帶和鏈路管理等），負責MP3數據幀的射頻發送和接收。模塊與模塊之間采用工業標準接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍牙模塊之間采用DMA方式的通用異步串口（UART）。 在軟件設計上，系統主要由藍牙協議解釋、傳輸控制和芯片驅動三部分構成。在藍牙協議解釋上，系統采用了基于HCI層的ACL數據包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數據傳輸技術；芯片驅動主要指對MAS3587的基本配置。 對目標系統的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結果表明，輸入音源在經過MP3編碼、發射、接收及MP3解碼后，音頻質量基本上沒受影響，實際雙聲道音質接近于CD音質，而無線傳輸的可靠性遠高于模擬無線音頻傳輸，幾乎沒有斷音與錯音，充分體現了嵌入式藍牙無線技術的優勢。
上傳時間： 2013-05-27
上傳用戶：稀世之寶039
隨著無線通信技術的不斷發展和社會需求的日益增長，對通信系統的傳輸質量和容量的要求也越來越大。現代通信系統為了追求更高的數據速率和頻譜效率，更趨向于采用非恒定包絡的調制方式，而非恒定包絡調制方式對功率放大器的非線性非常敏感，加上現代通信系統對功率放大器的效率提出了更高的要求，以及功率放大器本身有限的線性度，這就使功率放大器線性化技術成為無線通信系統的關鍵技術之一。 本文對功率放大器的線性化技術進行了系統的研究。首先，介紹功率放大器的非線性特性、記憶效應產生原理和常見的各種線性化技術，重點研究了目前流行的自適應數字預失真技術原理。其次，介紹了功率放大器的無記憶模型和有記憶模型，以及兩種實用的預失真實現方法--查表法和多項式法，在此基礎上重點研究了基于QRD_RLS自適應算法的記憶多項式法預失真技術，對該算法進行了Matlab仿真分析，為后面的FPGA實現奠定基礎。最后，確定了數字預失真實現的架構，介紹了與QRD_RLS算法實現相關的CORDIC技術、復數Givens旋轉及Systolic陣等原理，詳細闡述了基于CORDIC技術的復數QRD_RLS算法的Systolic實現，從而在FPGA上實現了數字預失真。 在軟件無線電思想的指導下，本文利用System Generator軟件完成了基于QRD_RLS算法的記憶多項式法的數字預失真的FPGA設計，并且在硬件平臺上檢驗了預失真效果。
上傳時間： 2013-04-24
上傳用戶：84425894
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
GSM是全球使用最為廣泛的一種無線通信標準，不僅在民用領域，也在鐵路GSM-R等專用領域發揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應，在通信系統的收發兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現離不開系統的同步，為了得到更好的同步質量，就必須對GSM基帶同步技術進行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當前通信領域引入注目的熱點之一。長期以來，GSM的接收和解調都是由專用的ASIC芯片來完成的，通過軟件來實現GSM接收機的基帶算法，體現了軟件無線電技術的思想，選擇用它們來實現的GSM接收機具有靈活、可靠、擴展性好的優點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設計， @@ 主要內容包括： @@ 通過相關理論知識的學習，設計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關和復相關兩種方法；對頻率同步，給出了一種對FB運用相關運算來精確估計頻率誤差的算法。 @@ 設計了使用GSM射頻收發芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發板進行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進行了詳細的介紹，設計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發平臺來完成基帶數據的處理。針對ALTERA EP2S180開發平臺模數轉換器AD9433的特點使用THS4501設計了單獨的差分運算放大器模塊；設計了平臺的數據存儲方案并將該平臺得到的基帶采樣數據用于同步算法的仿真。 @@ 設計了基于RF前端+DSP的GSM接收機方案。利用模數轉換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數據的處理。設計了McBSP+EDMA傳輸的數據存儲方案。 @@ 給出了接收機硬件測試的結果，從多方面驗證了所設計硬件平臺的可靠性。 @@關鍵詞：GSM接收機；同步；RF； FPGA；DSP；
上傳時間： 2013-07-01
上傳用戶：sh19831212
