本課題是應北京奔馳--戴姆勒克萊斯勒汽車制造有限公司的要求而研究的一種射頻信號源。要求能產生并發射音樂調制的射頻信號，用于其車載收音機的性能和接收效果的測試，能使收音機連續搜臺，并且要分多個頻段對其收音機的中波段進行逐臺測試。因為以前的車載收音機都是通過電纜有線連接到其收音機上，但這樣往往得不到實際效果，而且使用麻煩，所以在設計系統時選擇使用無線射頻(調幅)信號源，這樣更容易讓該公司方便使用，系統中還設計了很簡潔的鍵盤和LCD交互界面，使工人操作時很容易上手。 在考慮系統方案的過程中，我們選擇了少有人涉及的丁類放大器作為首選的放大電路，并使用單片機作為控制器。單片機已經是一種很成熟的微處理器，能很方便的產生數字音樂信號。 本論文的安排如下： 首先概述數字功率放大器和射頻的發展及國內外發展情況。 第2章對論文的來源及整體方案做了簡要的介紹。 第3章對單片機數字部分做了詳細的論述，講述了數字信號的產生原理，分頻系數的確定，以及各個硬件的具體功能。 第4章將是本文的重點，論述了數字功率放大部分的數學原理，并詳細介紹了數字功放的原理。現在，數字功率放大器雖然在射頻領域少有具體應用，但數字世界的發展步伐將無法停止，這就要求對原有的傳統意義上的放大電路進行改進，具有一定的創新意義。 第5章對濾波網絡和輸出匹配網絡進行了深入的理論分析和研究，并將研究應用于實際，最終得到了比較滿意的現場效果。 最后一章總結了在實際研究中遇到的問題和解決方法，并對本課題的發展做了總結。
上傳時間： 2013-06-18
上傳用戶：moonkoo7
電子功能模件是機電產品的基本組成部分，其水平高低直接決定整個機電產品的工作質量。當前PCB自動測試系統大多為歐美產品，價格相當昂貴，遠遠超出我國中小電子企業的承受能力。為了提高我國中小企業電子設備的競爭力，本課題研發了適合于我國中小企業、價格低廉、使用方便的PCB路內測試系統。 本文首先詳細介紹了PCB各種檢測技術的原理和特點，然后根據本課題面向的用戶群和他們對PCB測試的需求，組建PCB內測試系統。本系統基于虛擬儀器設計思想，以PCB上模擬電子器件、組合邏輯電路及由其構成的功能模塊等為被測對象，包括路內測試儀、邏輯分析單元、信號發生器、高速數據采集器、多路通道掃描器及針床。其中：路內測試儀對不同被測對象選擇不同測試方法，采用電位隔離法實現了被測對象與PCB上其他元器件的隔離，并采用自適應測試方法提高測試結果的準確度。邏輯分析單元主要采用反向驅動技術測試常見的組合邏輯電路。信號發生器能同時產生兩路正弦波、方波、斜波、三角波等常用波形。數據采集器能同時采集四路信號，以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現，可擴展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點。 實踐表明，本系統能對常用電子功能模件進行自動測試，基本達到了預期目標。
上傳時間： 2013-06-06
上傳用戶：klds
MOS集成運算放大器的版圖設計 集成電路設計綜合實驗指導書
上傳時間： 2013-04-24
上傳用戶：yolo_cc
隨著計算機網絡與嵌入式控制技術的迅速發展，作為傳統運輸行業的鐵路系統對此也有了新的要求，列車通信網絡應運而生。經過多年的發展，國際電工委員會(IEC)為了規范列車通信網絡，于1999年通過了IEC61375-1標準。該標準將列車通信網絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質，為掛在其上的設備傳輸和交換數據。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現MVB數據鏈路層的功能。由于該項關鍵技術仍被國外公司壟斷，因此開發具有自主知識產權的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標準。根據MVBC的技術特點，本文提出了使用FPGA來實現其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態、過程數據、消息數據通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現支持4類設備的MVBC。 本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發流程中，使用Xilinx的ISE集成開發環境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。 在實驗室條件下，通過嚴格的仿真驗證后，其結果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現MVBC這一方案具有可操作性。 關鍵詞：列車通信網；多功能車輛總線；多功能車輛總線控制器；現場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
隨著通信技術的發展，視頻傳輸系統因具有方便、實時、準確等特點已成為現代工業管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優點越來越受人們的關注。本論文以FPGA為核心芯片，結合數字化技術和時分復用技術，提出了一種無壓縮多路數字視頻光纖傳輸系統設計方案，并詳細分析方案的設計過程。 系統分A/D轉換、D/A轉換和FPGA數據處理三大模塊化進行設計，FPGA數據處理模塊實現了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數字信號的復接解復接仿真，同時完成了視頻信號的A/D轉換和數字視頻信號的D/A轉換功能，最終實現了八路視頻信號在一根光纖上實時傳輸的功能。接收視頻圖像輪廓清晰、沒有不規則的閃爍、沒有波浪狀等條紋或橫條出現，基本滿足視頻監控系統的圖像質量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發光接口均符合國家標準，系統具高集成度、靈活性等特點，能廣泛應用于各場合的視頻監控系統和安全防范系統中。 關鍵詞：FPGA，光纖傳輸，視頻信號
上傳時間： 2013-06-05
上傳用戶：zxh1986123
現代的計算機追求的是更快的速度、更高的數據完整性和靈活性。無論從物理性能，還是從電氣性能來看，現今的并行總線都已出現了某些局限，無法提供更高的數據傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數據傳輸等特點，得到各行業越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現SATAⅡ協議，對SATA技術的推廣、國內邏輯IP核的發展都有一定的意義。 本文將SATAⅡ協議的FPGA實現劃分成物理層、鏈路層、傳輸層和應用層四個模塊。提出了物理層串行收/發器設計以及物理鏈路初始化方案。分析了鏈路層模塊結構，給出了作為SATAⅡ鏈路層核心的狀態機的設計。為滿足SATAⅡ協議3．0Gbps的速率，采用擴大數據處理位寬的方法，設計完成了鏈路層的16b/20b編碼模塊，同時為提高數據傳輸可靠性和信號的穩定性，分別實現了鏈路層CRC校驗模塊和并行擾碼模塊。在描述協議傳輸層的模塊結構的基礎上，給出了作為傳輸層核心的狀態機的設計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協議狀態機的設計，并實現了SATAⅡ新增功能NCQ技術，從而使得數據傳輸更加有效。最后為使本設計應用更加廣泛，設計了基于AHB總線的用戶接口。 本設計采用Verilog HDL語言對需要實現的電路進行描述，并使用Modelsim軟件仿真。仿真結果表明，本文設計的邏輯電路可靠穩定，與SATAⅡ協議定義功能一致。
上傳時間： 2013-06-16
上傳用戶：cccole0605
當今，移動通信正處于向第四代通信系統發展的階段，OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一，被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數字自動增益控制(DAGC)技術，以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數字化AGC技術，它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據LTE協議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現了優化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數據，使之滿足基帶解調性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
射頻電路PCB設計的規則，希望對PCB設計人員有所幫助。
上傳時間： 2013-04-24
上傳用戶：zoushuiqi
