摘要本文介紹了一種用CPLD設(shè)計GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細分析了設(shè)計原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計方法已在我們研制的GPS，GLONASS兼容機中得到實際應(yīng)用。
標(biāo)簽： CPLD GPS 數(shù)字
上傳時間： 2013-09-01
上傳用戶：wangdean1101
詳細論述FPGA在軟件無線電技術(shù)實現(xiàn)系統(tǒng)中的應(yīng)用
標(biāo)簽： FPGA 軟件無線電 技術(shù)實現(xiàn) 中的應(yīng)用
上傳時間： 2013-09-02
上傳用戶：wsf950131
本論文主要論述JPEG2000中嵌入式塊編碼的FPGA設(shè)計，非常有參考價值
標(biāo)簽： JPEG 2000 FPGA 嵌入式
上傳時間： 2013-09-03
上傳用戶：liuwei6419
有關(guān)FPGA中狀態(tài)機開發(fā)的文章，內(nèi)容很經(jīng)典的，有開發(fā)例程。對硬件設(shè)計工程師比較有用
標(biāo)簽： FPGA 狀態(tài)
上傳用戶：steveng
FPGA設(shè)計中關(guān)鍵問題的研究
標(biāo)簽： FPGA
上傳時間： 2013-09-04
上傳用戶：wd450412225
第一章 在Allegro 中準(zhǔn)備好進行SI 仿真的PCB 板圖
標(biāo)簽： Allegro PCB 仿真
上傳用戶：戀天使569
大型設(shè)計中FPGA的多時鐘設(shè)計策略,很詳細的描述了在FPGA設(shè)計中時鐘設(shè)計的方法
標(biāo)簽： FPGA 大型 多時鐘 策略
上傳用戶：妄想演繹師
在EDA中，基于數(shù)字頻率合成器的FPGA實現(xiàn)
標(biāo)簽： FPGA EDA 數(shù)字頻率合成器
上傳用戶：hanli8870
Allegro中網(wǎng)絡(luò)表的導(dǎo)入以及回編到Capture中的一些注意事項
標(biāo)簽： Allegro Capture 網(wǎng)絡(luò)表 注意事項
上傳用戶：hulee
cadence layout中快捷鍵的歸納總結(jié)，希望能對大家有點用
標(biāo)簽： cadence layout 快捷鍵 納
上傳時間： 2013-09-05
上傳用戶：zhangxin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
