ADDA轉(zhuǎn)換的經(jīng)典源代碼（A/D & D/A Converters ）
標(biāo)簽： Converters ADDA 轉(zhuǎn)換 源代碼
上傳時(shí)間： 2014-01-08
上傳用戶：wuyuying
將A、B、C、D、E、F這六個(gè)變量排成如圖所示的三角形，這六個(gè)變量分別取[1，6]上的整數(shù)，且均不相同。求使三角形三條邊上的變量之和相等的全部解。如圖就是一個(gè)解。
上傳時(shí)間： 2013-12-16
上傳用戶：GHF
每對(duì)節(jié)點(diǎn)間最短路徑 Floyd-Warshall 算法 D[i,j]表示從i到j(luò)的最短距離； P[i,j]表示從i到j(luò)的最短路徑上j 的父節(jié)點(diǎn)
標(biāo)簽： Floyd-Warshall 節(jié)點(diǎn) 最短路徑 算法
上傳時(shí)間： 2013-11-29
上傳用戶：來茴
D:\Visual C++.NET編程技術(shù)體現(xiàn) \第12章 STL編程\ListTest2
標(biāo)簽： ListTest2 Visual NET STL
上傳時(shí)間： 2015-05-22
上傳用戶：hullow
These routines transmit and receive serial data using two general * I/O pins, in 8 bit, No parity, 1 stop bit format. They are useful * for performing serial I/O on 8051 derivatives not having an * internal UART, or for implementing a second serial channel.
標(biāo)簽： routines transmit receive general
上傳時(shí)間： 2015-05-22
上傳用戶：firstbyte
1、說明： 本書中所有的常用數(shù)值算法子過程按書中的章數(shù)分別放在以C開頭的子目錄中。 所有這些為驗(yàn)證上述子過程而編的驗(yàn)證過程按書中的章數(shù)分別放在以D開頭的子目錄中。 所有為驗(yàn)證過程而做的工程，按書中的章數(shù)分別放在以V開頭的子目錄中。 2、使用： 1）最簡單的做法是若D盤有大于50M的空間，讀者只須將光盤上的子目錄“DELPHI_SHU”
上傳時(shí)間： 2015-05-22
上傳用戶：sy_jiadeyi
玩法: 一開始先下數(shù)字 下完25個(gè)數(shù)字後 再開始圈選數(shù)字 先達(dá)到5條連線者獲勝 在下數(shù)字跟選數(shù)字時(shí) 按滑鼠右鍵都能無限反悔 當(dāng)然 電腦部分仍然是兩光兩光的... 還有畫面也是粉差啦...
上傳時(shí)間： 2014-01-09
上傳用戶：cazjing
在一個(gè)多人連線伺服器中，我們要有一個(gè)伺服端執(zhí)行緒負(fù)責(zé)傾聽是否有客戶端連線，如果有客戶端連線，就指派一個(gè)客戶端執(zhí)行緒專門應(yīng)付這個(gè)客戶端連線，並在客戶端佇列中記錄它，然後進(jìn)入下一個(gè)傾聽。 一個(gè)客戶端執(zhí)行緒的工作，就是讀取客戶連線端的使用者輸入訊息，它不負(fù)責(zé)回應(yīng)訊息，而是將讀到的訊息加入訊息佇列中，此外在我們的範(fàn)例中，客戶端執(zhí)行緒也負(fù)責(zé)自己的連線狀態(tài)，如果使用者中斷連線，客戶端執(zhí)行緒會(huì)負(fù)責(zé)將自己從客戶端佇列中清除。 廣播執(zhí)行緒負(fù)責(zé)取出訊息佇列中的訊息，然後將之一一傳送訊息給客戶端佇列中尚存在的客戶端執(zhí)行緒。
標(biāo)簽： 伺服器
上傳時(shí)間： 2015-05-22
上傳用戶：wweqas
Philips ARM LPC2100 的I/O口程序，別小看這段通用接口程序，這里面包含了完整的啟動(dòng)代碼，而且是匯編和C對(duì)照的，希望對(duì)硬件編程的朋友有幫助，因?yàn)楫?dāng)時(shí)我就位了啟動(dòng)代碼學(xué)習(xí)了好一陣子，才算學(xué)會(huì)。
標(biāo)簽： Philips 2100 ARM LPC
上傳時(shí)間： 2015-05-22
上傳用戶：libenshu01
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: 為確保產(chǎn)品之製造性, R&D在設(shè)計(jì)階段必須遵循Layout相關(guān)規(guī)範(fàn), 以利製造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計(jì)而重工之浪費(fèi).
標(biāo)簽： Layout 1.70 Rule PCB
上傳時(shí)間： 2015-05-23
上傳用戶：it男一枚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
