I/O并行口直接驅(qū)動LED顯示1. 實(shí)驗(yàn)任務(wù) 如圖13所示，利用AT89S51單片機(jī)的P0端口的P0.0－P0.7連接到一個共陰數(shù)碼管的a－h(huán)的筆段上，數(shù)碼管的公共端接地。在數(shù)碼
標(biāo)簽： LED 并行口 直接驅(qū)動 電路圖
上傳時間： 2013-06-15
上傳用戶：kytqcool
GPS(全球定位系統(tǒng))是一種全方位的實(shí)時定位技術(shù)。隨著GPS技術(shù)的發(fā)展，基于PC機(jī)的導(dǎo)航定位系統(tǒng)由于其價(jià)格及功耗較高已不能滿足社會發(fā)展的需要，脫離PC端的嵌入式導(dǎo)航定位技術(shù)迅速發(fā)展起來。如今以ARM處理器作為主CPU的嵌入式硬件平臺，幾乎已經(jīng)成為信息產(chǎn)業(yè)的硬件標(biāo)準(zhǔn)。一方面，它具有體積小、性能強(qiáng)、功耗低、可靠性高等特點(diǎn)；另一方面，它為高速、穩(wěn)定地運(yùn)行嵌入式操作系統(tǒng)提供了硬件基礎(chǔ)。因此由基于ARM處理器的硬件平臺和嵌入式操作系統(tǒng)構(gòu)成的嵌入式系統(tǒng)已經(jīng)被廣泛地應(yīng)用于軍事國防、消費(fèi)電子、網(wǎng)絡(luò)通信、工業(yè)控制等各種領(lǐng)域。本文就對基于ARM的GPS定位系統(tǒng)的開發(fā)進(jìn)行了研究與實(shí)現(xiàn)。 本文主要對以下三個方面的技術(shù)進(jìn)行了研究：一是對GPS技術(shù)進(jìn)行了介紹，介紹了GPS技術(shù)的發(fā)展、原理、特點(diǎn)、系統(tǒng)組成和定位方式；二是搭建基于ARM的硬件平臺；三是對Windows CE操作系統(tǒng)的開發(fā)進(jìn)行了詳細(xì)的描述。 硬件平臺設(shè)計(jì)以三星公司的ARM920T核的S3C2440A為微處理器，根據(jù)系統(tǒng)要求完成S3C2440A外圍器件的設(shè)計(jì)，包括64M NAND Flash、64MSDRAM、SD卡以及USB和串口通信的電路設(shè)計(jì)。而GPS模塊使用了GPS25LVS12通道的GPS接收機(jī)，并對GPS與ARM的通信接口和數(shù)據(jù)格式進(jìn)行了描述。硬件系統(tǒng)設(shè)計(jì)采用了冗余設(shè)計(jì)，為以后系統(tǒng)的升級提供了空間。 在嵌入式操作系統(tǒng)上，我們選擇的是Windows CE操作系統(tǒng)。詳細(xì)介紹了平臺移植過程中Boot Loader開發(fā)，OAL層修改，以串口、鍵盤和LCD驅(qū)動為例介紹了驅(qū)動程序的開發(fā)，并詳細(xì)介紹了內(nèi)核的定制過程。在應(yīng)用程序開發(fā)中，介紹了從PB中導(dǎo)出SDK的過程以及EVC應(yīng)用程序的調(diào)試。
標(biāo)簽： ARM GPS 定位系統(tǒng)
上傳時間： 2013-07-09
上傳用戶：chongchong2016
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn)，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜，圖像編碼過程占用了大量的處理器時間開銷和內(nèi)存開銷，因而通過對JPEG2000算法進(jìn)行優(yōu)化并采用硬件電路來實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部內(nèi)容，對加快編碼速度從而擴(kuò)展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計(jì)，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計(jì)。在研究算術(shù)編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機(jī)和二級流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過對算術(shù)編碼步驟優(yōu)化采用硬件描述語言對算術(shù)編碼器進(jìn)行了設(shè)計(jì)，并通過了功能仿真與綜合。實(shí)驗(yàn)證明該設(shè)計(jì)不但編碼速度快，而且流水線短，硬件設(shè)計(jì)的復(fù)雜度低且易于控制。 在研究碼率控制算法過程中，首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型，并驗(yàn)證了該算法的有效性，之后深入分析了該數(shù)學(xué)模型的實(shí)現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對算法優(yōu)化時采用黃金分割點(diǎn)算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實(shí)驗(yàn)證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計(jì)算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實(shí)現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進(jìn)行編碼，通過對該算法的仿真驗(yàn)證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
標(biāo)簽： JPEG 2000 FPGA 標(biāo)準(zhǔn)
上傳時間： 2013-07-13
上傳用戶：long14578
雙基地合成孔徑雷達(dá)(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá)，也是當(dāng)今SAR技術(shù)的一個發(fā)展方向，在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景，近年來成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面，推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程，分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對正側(cè)視機(jī)載雙基地SAR系統(tǒng)，本文對距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上，在System Generator環(huán)境下對算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn)，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設(shè)計(jì)、DCM數(shù)字時鐘管理等主要部分。針對硬件實(shí)現(xiàn)的特點(diǎn)，對算法的部分運(yùn)算進(jìn)行了簡化。 為了對算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，設(shè)計(jì)開發(fā)了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設(shè)計(jì)，主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問題仍然相對落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢,特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級的關(guān)鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢,并重點(diǎn)說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非?？?但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).
上傳時間： 2013-04-24
上傳用戶：qazwsc
目錄 第1章 概述 1.1 采用C語言提高編制單片機(jī)應(yīng)用程序的效率 1.2 C語言具有突出的優(yōu)點(diǎn) 1.3 AvR單片機(jī)簡介 1.4 AvR單片機(jī)的C編譯器簡介 第2章 學(xué)習(xí)AVR單片機(jī)C程序設(shè)計(jì)所用的軟件及實(shí)驗(yàn)器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機(jī)綜合實(shí)驗(yàn)板 2.5 AvR單片機(jī)JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機(jī)開發(fā)軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境 3.2 安裝AVR Studio集成開發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機(jī)開發(fā)過程 3.6 第一個AVR入門程序 第4章 AVR單片機(jī)的主要特性及基本結(jié)構(gòu) 4.1 ATMEGA16(L)單片機(jī)的產(chǎn)品特性 4.2 ATMEGA16(L)單片機(jī)的基本組成及引腳配置 4.3 AvR單片機(jī)的CPU內(nèi)核 4.4 AvR的存儲器 4.5 系統(tǒng)時鐘及時鐘選項(xiàng) 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復(fù)位 4.8 中斷 第5章 C語言基礎(chǔ)知識 5.1 C語言的標(biāo)識符與關(guān)鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機(jī)的數(shù)據(jù)存儲空間 5.4 常量、變量及存儲方式 5.5 數(shù)組 5.6 C語言的運(yùn)算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結(jié)構(gòu)體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應(yīng)用設(shè)置 6.3 ATMEGA16(L)的I/O端口使用注意事項(xiàng) 6.4 ATMEGAl6(L)PB口輸出實(shí)驗(yàn) 6.5 8位數(shù)碼管測試 6.6 獨(dú)立式按鍵開關(guān)的使用 6.7 發(fā)光二極管的移動控制(跑馬燈實(shí)驗(yàn)) 6.8 0～99數(shù)字的加減控制 6.9 4×4行列式按鍵開關(guān)的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關(guān)的中斷控制寄存器 7.3 INT1外部中斷實(shí)驗(yàn) 7.4 INTO／INTl中斷計(jì)數(shù)實(shí)驗(yàn) 7.5 INTO／INTl中斷嵌套實(shí)驗(yàn) 7.6 2路防盜報(bào)警器實(shí)驗(yàn) 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設(shè)計(jì) 第8章 ATMEGAl6(L)驅(qū)動16×2點(diǎn)陣字符液晶模塊 8.1 16×2點(diǎn)陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點(diǎn) 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結(jié)構(gòu) 8.6 液晶顯示控制驅(qū)動集成電路HD44780特點(diǎn) 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動16×2點(diǎn)陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動16×2點(diǎn)陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計(jì)數(shù)器 9.1 預(yù)分頻器和多路選擇器 9.2 8位定時/計(jì)時器T/C0 9.3 8位定時/計(jì)數(shù)器0的寄存器 9.4 16位定時/計(jì)數(shù)器T/C1 9.5 16位定時/計(jì)數(shù)器1的寄存器 9.6 8位定時/計(jì)數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計(jì)數(shù)器1的計(jì)時實(shí)驗(yàn) 9.10 定時/計(jì)數(shù)器0的中斷實(shí)驗(yàn) 9.11 4位顯示秒表實(shí)驗(yàn) 9.12 比較匹配中斷及定時溢出中斷的測試實(shí)驗(yàn) 9.13 PWM測試實(shí)驗(yàn) 9.14 0～5 V數(shù)字電壓調(diào)整器 9.15 定時器(計(jì)數(shù)器)0的計(jì)數(shù)實(shí)驗(yàn) 9.16 定時/計(jì)數(shù)器1的輸入捕獲實(shí)驗(yàn) ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
介紹了Infineon(英飛凌)公司DAVE2．O軟件的使用方法和一些需注意的要點(diǎn)，并按照流程編寫了一個“Infineon XC164CM”的閃燈測試程序
上傳時間： 2013-07-13
上傳用戶：牛布牛
Integrating A/D converters have two characteristics incommon. First, as the name implies, their
標(biāo)簽： 7135 ICL D轉(zhuǎn)換 斜率
上傳時間： 2013-04-24
上傳用戶：matlab
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個系統(tǒng)實(shí)現(xiàn)方案，整個系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級。
上傳時間： 2013-06-22
上傳用戶：jennyzai
本文內(nèi)容來源于實(shí)際工程項(xiàng)目，屬于FPGA技術(shù)在航空電子系統(tǒng)中的應(yīng)用范疇。該項(xiàng)目的主要任務(wù)是通過設(shè)計(jì)—總線適配器將嵌入式航路控制器接入航電總線，使之成為航空電子系統(tǒng)的一部分。本文主要介紹航電總線適配器的設(shè)計(jì)，包括總線適配器接口協(xié)議分析、系統(tǒng)總體規(guī)劃、主控制器的FPGA實(shí)現(xiàn)、硬件設(shè)計(jì)和軟件設(shè)計(jì)等內(nèi)容。 首先，本立在對項(xiàng)目背景、項(xiàng)目需求和總線適配器接口協(xié)議進(jìn)行分析的基礎(chǔ)上，規(guī)劃了系統(tǒng)的總體結(jié)構(gòu)。并且根據(jù)此系統(tǒng)結(jié)構(gòu)制定了相應(yīng)的轉(zhuǎn)換協(xié)議，以規(guī)范數(shù)據(jù)傳輸。其次，根據(jù)系統(tǒng)設(shè)計(jì)要求選擇主控制器和外圍器件，并以此搭建硬件平臺，完成系統(tǒng)硬件設(shè)計(jì)。本部分內(nèi)容包括主控制器的FPGA實(shí)現(xiàn)分析以及系統(tǒng)硬件各功能模塊如MIL-STD-1553B協(xié)議控制器模塊、RS-422電平轉(zhuǎn)換模塊、FPGA配置模塊和電源模塊等的設(shè)計(jì)。最后介紹了系統(tǒng)的軟件開發(fā)，此部分主要完成了軟件的總體設(shè)計(jì)、功能模塊的劃分以及各功能模塊的軟件實(shí)現(xiàn)，包括BU-61580接口模塊、異步串口模塊和協(xié)議控制模塊等的具體設(shè)計(jì)。
上傳時間： 2013-05-22
上傳用戶：小強(qiáng)mmmm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
