LVDS技術： 低電壓差分訊號(LVDS)在對訊號完整性、低抖動及共模特性要求較高的系統中得到了廣泛的應用。本文針對LVDS與其他幾種介面標準之間的連接，對幾種典型的LVDS介面電路進行了討論
標簽： LVDS 差分 模 系統
上傳時間： 2014-01-13
上傳用戶：stvnash
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路
標簽： convolution transection circular encoder
上傳時間： 2014-01-20
上傳用戶：waizhang
MSP430 點亮 LED , 使用 P1.1 希望大家多多指導
標簽： MSP 430 1.1 LED
上傳時間： 2015-06-18
上傳用戶：王小奇
樂透程式...可自行選號.包牌.和電腦選號
標簽： 程式
上傳時間： 2013-12-23
上傳用戶：yzhl1988
Flash8程式設計電子書, 讓你輕輕鬆鬆的進入flash8的程式設計世界,
標簽： Flash8 flash8 程式
上傳時間： 2014-01-25
上傳用戶：CSUSheep
哈密頓馬步圖回路問題，這是一個經典問題，代碼由matlab編寫。
標簽： 回路
上傳時間： 2014-01-21
上傳用戶：ddddddos
ZLG500A12電子讀卡模塊使用指南文檔
標簽： 500A ZLG 500 A12
上傳時間： 2015-07-13
上傳用戶：李彥東
電子看板的物件程式，讓程式更好看 delphi 3.0, 4.0, 5.0, 6.0, 7.0 適用
上傳用戶：dongbaobao
模塊使用外部濾波器回路來抑制信號抖動和電磁干擾。濾波器回路由PLL接在濾波器輸入引腳PLLF和PLLF2之間的電阻Rl和電容Cl、C2組成。電容 Cl、C2必須為無極性電容。在不同的振蕩器頻率下，R1、Cl、C2的取值不同，常用的參數組合如表l所列。PLL模塊的電源引腳PLLVCCA分別通過磁珠和0.1μF的電容與數字電源引腳VDD和數字地引腳VSS連接，構成低通濾波電路，保證時鐘模塊的可靠供電。模塊使用外部濾波器回路來抑制信號抖動和電磁干擾。濾波器回路由PLL接在濾波器輸入引腳PLLF和PLLF2之間的電阻Rl和電容Cl、C2組成。電容 Cl、C2必須為無極性電容。在不同的振蕩器頻率下，R1、Cl、C2的取值不同，常用的參數組合如表l所列。PLL模塊的電源引腳PLLVCCA分別通過磁珠和0.1μF的電容與數字電源引腳VDD和數字地引腳VSS連接，構成低通濾波電路，保證時鐘模塊的可靠供電。
標簽： PLLF2 PLLF 濾波器 電容
上傳時間： 2014-01-07
上傳用戶：ikemada
國外知名書籍Mobile System的電子文檔 將全書的精華以電子書方式展現 對於學習通訊網路系統的基礎相當有幫助
標簽： Mobile System 方式 系統
上傳時間： 2014-01-10
上傳用戶：anng
蟲蟲下載站版權所有 京ICP備2021023401號-1
