是一個用verilog寫成的加法器電路,可把七個元件加起來
是一個用verilog寫成的加法器電路,可把七個元件加起來...
是一個用verilog寫成的加法器電路,可把七個元件加起來...
地震波正演的高精度有限差分偏移技術的論文,寫得不錯哦...
對二維的反應擴散方程使作歐拉差分的并行計算...
2D有限差分法程序,未加邊界條件,適合一般情況下的波動方程模擬...
使用硬體描述語言HDL 設計硬體電路,臺灣人寫的PPT講義,非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構,VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。...