32位單精度浮點加法器。進行用加法運算,仿真輸出
標簽: 精度 浮點 加法器
上傳時間: 2013-04-24
上傳用戶:x4587
數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述,集成在一個模塊中,提供VHDL源程序供大家學習和討論。\r\n
標簽: VHDL 寄存器 數控振蕩器 加法器
上傳時間: 2013-09-04
上傳用戶:a471778
浮點運算器的核心運算部件是浮點加法器,它是實現浮點指令各種運算的基礎,其設計優化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現的角度給出設計方法,通過VHDL語言在QuartusII中進行設計和驗證,此加法器通過狀態機控制運算,有效地降低了功耗,提高了速度,改善了性能。
標簽: FPU 加法器
上傳時間: 2014-01-19
上傳用戶:xauthu
為了縮短加法電路運行時間,提高FPGA運行效率,利用選擇進位算法和差額分組算法用硬件電路實現32位加法器,差額分組中的加法單元是利用一種改進的超前進位算法實現,選擇進位算法可使不同的分組單元并行運算,利用低位的運算結果選擇高位的進位為1或者進位為零的運算結果,節省了進位選擇等待的時間,最后利用XILINX進行時序仿真,在FPGA上進行驗證,可穩定運行在高達50兆的頻率,理論分析與計算機仿真表明該算法切實可行、有效并且易于實現。
標簽: 進位 加法器 硬件 電路實現
上傳時間: 2013-12-19
上傳用戶:jshailingzzh
8位加法器和減法器設計實習報告
標簽: 8位 加法器 減法器 實習報告
上傳時間: 2013-10-22
上傳用戶:sjyy1001
超前進位加法器的設計
標簽: 進位 加法器
上傳時間: 2013-10-19
上傳用戶:shen_dafa
一個無符號的加法器小程序
標簽: 符號 加法器 程序
上傳時間: 2014-01-12
上傳用戶:cjl42111
一個簡單的算法加法器
標簽: 算法 加法器
上傳時間: 2015-02-24
上傳用戶:myworkpost
加法器,加法器描述
標簽: 加法器
上傳時間: 2015-02-27
上傳用戶:lifangyuan12
VHDL實現的超前進位加法器
標簽: VHDL 進位 加法器
上傳時間: 2015-03-04
上傳用戶:leehom61
蟲蟲下載站版權所有 京ICP備2021023401號-1