在16MHZ頻率下速度為16MIPS的8位RISC結構單片機，內含硬件乘法器。 支持JTAG端口仿真和編程，仿真效果比傳統仿真同更真實有效。 8通道10位AD轉換器，支持單端和雙端差分信號輸入，內帶增益可編程運算放大器。 16K字節的FLASH存貯器，支持ISP、IAP編程，使系統開發、生產、維護更容易。 多達1K字節的SRAM，32個通用寄存器，三個數據指針，使用C語言編程更容易。 512字節的EEPROM存貯器，可以在系統掉電時保存您的重要數據。 多達20個中斷源，每個中斷有獨立的中斷向量入口地址。 2個8位定時/計數器，1個16位定時/計數器，帶捕捉、比較功能，有四個通道的PWM。 硬件USART、SPI和基于字節處理的I2C接口。 杰出的電氣性能，超強的抗干擾能力。每個IO口可負載40mA的電流，總電流不超過200mA。 可選片內/片外RC振蕩、石英/陶瓷晶振、外部時鐘，更具備實時時鐘（RTC）功能；片內RC振蕩可達8MHZ，頻率可校調到1%精度；片外晶振振蕩幅度可調，以改善EMI性能。 內置模擬量比較器。 可以用熔絲開啟、帶獨立振蕩器的看門狗，看門狗溢出時間分8級可調。 內置上電復位電路和可編程低電壓檢測（BOD）復位電路。 六種睡眠模式，給你更低的功耗和更靈活的選擇。 ATMEGA16L工作電壓2.7V-5.5V，工作頻率0-8MHZ；ATMEGA16工作電壓4.5-5.5V，工作頻率0-16MHZ。 32個IO口，DIP40、TQFP44封裝。 與其它8位單片機相比，有更高的程序安全性，保護您的知識產權。
上傳時間： 2013-11-22
上傳用戶：wcl168881111111
摘要：在工業自動控制中，單片機與PLC的遠距離通信是一個難點與熱點問題。本文設計了S7-200PLC與PIC16F877單片機實現遠距離串行通信的硬件連接和軟件實現方法。本文采用了MAX485E芯片進行TTL電平與差分信號之間的轉換，使用RS-485端口和半雙工模式進行通信。最后通過異或校驗碼對接收到的數據進行核對，以進一步提高數據傳輸的可靠性。實驗證明，該方法成功實現了單片機與PLC的遠距離通信，并且具有開發簡單，抗干擾能力強的特點，具有一定實用價值。關鍵詞：單片機 PLC 串行通信
上傳時間： 2014-12-27
上傳用戶：YUANQINHUI
描述ATtiny15/L是一款基于AVRRISC的低功耗CMOS的8位單片機。通過在一個時鐘周期內執行一條指令，ATtiny15/L可以取得接近1MIPS/MHz的性能，從而使得設計人員可以在功耗和執行速度之間取得平衡。AVR核將32個工作寄存器和豐富的指令集聯結在一起。所有的工作寄存器都與ALU算邏單元直接相連，允許在一個時鐘周期內執行的單條指令同時訪問兩個獨立的寄存器。這種結構提高了代碼效率，使AVR得到了比普通CISC單片機高將近10倍的性能。ATtiny15/L具有4個單端及一個20倍增益的差分ADC通道。高速PWM輸出使得ATtiny15/L十分適合于電池充電器應用和電源調節電路。
上傳時間： 2014-12-27
上傳用戶：yinglimeng
1 . 系統概述C8051F330/1器件是完全集成的混合信號片上系統型MCU。下面列出了一些主要特性，有關某一產品的具體特性參見表1.1。 高速、流水線結構的8051兼容的CIP-51內核（可達25MIPS） 全速、非侵入式的在系統調試接口（片內） 真正10位200 ksps的16通道單端/差分ADC，帶模擬多路器 10位電流輸出DAC 高精度可編程的25MHz內部振蕩器 8KB可在系統編程的FLASH存儲器 768字節片內RAM 硬件實現的SMBus/ I2C、增強型UART和增強型SPI串行接口 4個通用的16位定時器 具有3個捕捉/比較模塊和看門狗定時器功能的可編程計數器/定時器陣列（PCA） 片內上電復位、VDD監視器和溫度傳感器 片內電壓比較器 17個端口I/O（容許5V輸入）
標簽： C8051F330D 混合信號 控制器 數據手冊
上傳時間： 2013-10-18
上傳用戶：haohao
基于P87 C591的CAN總線系統智能節點設計Design of CAN System Intelligent Node Based on P87C591 給出了基于帶CAN控制器的單片8位微控制器P87C591的智能節點的硬件電路及軟件結構，詳細介紹了設計中的難點及實現過程中應注意的問題。關鍵詞:CAN總線;智能節點 Abstract:A h ardc ircuita nds oftw arec onfigurationo fth ei ntelligentnode based on a microcontroller with CAN controller P87C591 arepresented.E speciallyt hec ruxi nd esigninga ndt hep roblemst hatshould be paid attention in realizing are discussed in details.Keyw ords:C AN;in telligentn ode CA N 總線 是德國Bosch從20世紀80年代初為解決現代汽車中眾多的控制與測試儀器之間的數據交換而開發的一種串行數據通信協議，它是一種多主總線，通信介質可以是雙絞線、同軸電纜或光導纖維。由于CAN總線具有較強的糾錯能力，支持差分收發，因而適合高噪聲環境。并具有較遠的傳輸距離，適用于許多領域的分布式測控系統。目前已在工業自動化、建筑物環境控制、醫療設備等許多領域得到廣泛的應用。CAN已成為國際標準化組織IS011898標準。
上傳時間： 2013-10-30
上傳用戶：xymbian
C8051F040/1/2/3/4/5/6/7混合信號ISP FLASH 微控制器數 據 手 冊 C8051F04x 系列器件是完全集成的混合信號片上系統型MCU，具有64 個數字I/O 引腳（C8051F040/2/4/6）或32 個數字I/O 引腳（C8051F041/3/5/7），片內集成了一個CAN2.0B 控制器。下面列出了一些主要特性；有關某一產品的具體特性參見表1.1。 高速、流水線結構的8051 兼容的CIP-51 內核（可達25MIPS） 控制器局域網（CAN2.0B）控制器，具有32 個消息對象，每個消息對象有其自己的標識 全速、非侵入式的在系統調試接口（片內） 真正12 位（C8051F040/1）或10 位（C8051F042/3/4/5/6/7）、100 ksps 的ADC，帶PGA 和8 通道模擬多路開關 允許高電壓差分放大器輸入到12/10 位ADC（60V 峰-峰值），增益可編程 真正8 位500 ksps 的ADC，帶PGA 和8 通道模擬多路開關（C8051F040/1/2/3） 兩個12 位DAC，具有可編程數據更新方式（C8051F040/1/2/3） 64KB（C8051F040/1/2/3/4/5）或32KB（C8051F046/7）可在系統編程的FLASH 存儲器 4352（4K+256）字節的片內RAM 可尋址64KB 地址空間的外部數據存儲器接口 硬件實現的SPI、SMBus/ I2C 和兩個UART 串行接口 5 個通用的16 位定時器 具有6 個捕捉/比較模塊的可編程計數器/定時器陣列 片內看門狗定時器、VDD 監視器和溫度傳感器具有片內VDD 監視器、看門狗定時器和時鐘振蕩器的C8051F04x 系列器件是真正能獨立工作的片上系統。所有模擬和數字外設均可由用戶固件使能/禁止和配置。FLASH 存儲器還具有在系統重新編程能力，可用于非易失性數據存儲，并允許現場更新8051 固件。片內JTAG 調試電路允許使用安裝在最終應用系統上的產品MCU 進行非侵入式（不占用片內資源）、全速、在系統調試。該調試系統支持觀察和修改存儲器和寄存器，支持斷點、觀察點、單步及運行和停機命令。在使用JTAG 調試時，所有的模擬和數字外設都可全功能運行。每個MCU 都可在工業溫度范圍（-45℃到+85℃）工作，工作電壓為2.7 ~ 3.6V。端口I/O、/RST和JTAG 引腳都容許5V 的輸入信號電壓。C8051F040/2/4/6 為100 腳TQFP 封裝（見圖1.1 和圖1.3的框圖）。C8051F041/3/5/7 為64 腳TQFP 封裝（見圖1.2 和圖1.4 的框圖）。
上傳時間： 2013-10-24
上傳用戶：hwl453472107
在C8051F系列單片機中集成有多通道8位、10位、12位或16位的SAR型ADC，能夠滿足大多數數據采集的應用需求；集成跟蹤和保持電路；集成模擬多路復用器(AMUX)。 采樣頻率從100ksps到1Msps。 片內溫度傳感器可直接配置到ADC的輸入端。 C8051F04x系列集成可編程增益放大器(PGA)和高電壓差分放大器(HVDA)，可接受60V的差動模擬電壓輸入。 集成越限檢測器，可監視模擬量的變化范圍，越限能產生中斷。 C8051F06x系列集成DMA接口，提高對轉換結果的讀取效率。 ADC轉換啟動方式：軟件設置寄存器位啟動；定時器溢出啟動；外部管腳信號啟動。
上傳時間： 2013-10-13
上傳用戶：jx_wwq
在正常操作期間，一次WDT 超時溢出將產生一次器件復位。如果器件處于休眠狀態，一次WDT超時溢出將喚醒器件，使其繼續正常操作（即稱作WDT 喚醒）。對WDTE 設置位清零可以永久性地關閉WDT。后分頻器分配完全是由軟件控制，即它可在程序執行期間隨時更改。在例26-1 中，如果需要的預分頻值不是1:1，就不需要對OPTION_REG 寄存器做初始修改。如果需要的預分頻值是1:1，那么先向OPTION_REG 設置一個非1:1 的臨時預分頻值，在完成其它操作后，在最后修改OPTION_REG 時再設置1:1 的預分頻值。這樣操作，主要是因為無法知道TMR0 預分頻器的當前計數值，而且分頻器更改后，該值將變為WDT 后分頻器的當前計數值，所以必須遵循示例中的代碼順序。如果沒有按照示例中的代碼順序改變OPTION_REG 寄存器，那么無法準確得知WDT 復位前的時間。
上傳時間： 2013-11-02
上傳用戶：674635689
為了在CDMA系統中更好地應用QDPSK數字調制方式，在分析四相相對移相（QDPSK)信號調制解調原理的基礎上，設計了一種QDPSK調制解調電路，它包括串并轉換、差分編碼、四相載波產生和選相、相干解調、差分譯碼和并串轉換電路。在MAX+PLUSⅡ軟件平臺上，進行了編譯和波形仿真。綜合后下載到復雜可編程邏輯器件EPM7128SLC84-15中，測試結果表明，調制電路能正確選相，解調電路輸出數據與QDPSK調制輸入數據完全一致，達到了預期的設計要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
上傳時間： 2014-01-13
上傳用戶：qoovoop
基于Message-Passing Interface （ MPI）的編程環境，以PML （Perfectly Matched Layer）為吸收邊界條件，討論了時域有限差分法FDTD的三維并行運算情況。通過一定的數值計算，定量地給出了MPI下FDTD并行算法中的網格數、進程數、分割方式三者之間的關系以及對計算效率的影響。
上傳時間： 2013-11-05
上傳用戶：啊颯颯大師的
