VITA?46總線印制電路連接器為當(dāng)今高性能電路設(shè)計提供無比優(yōu)異的性能和靈活性。鑒于該系列連接器標(biāo)準模塊選擇的多樣化和高性價比，它已被VITA46總線互連系統(tǒng)廣泛接受和普及應(yīng)用。該連接器系統(tǒng)通過PCB板連接，較好地控制了連接器阻抗，能夠滿足用戶高速傳輸?shù)男枨蟆Ｄ壳埃褟V泛應(yīng)用于武器裝備、航空、航天、大容量存儲器、高端服務(wù)器及無線電通訊等設(shè)備。應(yīng)用于VITA46總線的高速PCB連接器；高密度子卡到背板連接器；傳輸數(shù)率達6.25Gbps，串？擾?≤5?“無針”的背板連接器系統(tǒng)，可控的特性阻抗；包含有差分接觸件、單端接觸件、電源接觸件；優(yōu)化的引腳結(jié)構(gòu)滿足信號完整性要求；適用于20.3mm板間距系統(tǒng)；模組化結(jié)構(gòu)，可按客戶需求進行排列；完整的連接器家族包括：信號模塊、電源模塊、導(dǎo)向模塊、電纜組件；執(zhí)行標(biāo)準：Q/Lk20144-2009?VITA46總線印制電路連接器詳細規(guī)范。
上傳時間： 2022-08-09
上傳用戶：fliang
VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（115）資源包含以下內(nèi)容：1. 《ALTERA FPGA/CPLD高級篇》高速DDR存儲器數(shù)據(jù)接口設(shè)計實例.2. 《ALTERA FPGACPLD高級篇》高速串行差分接口（HSDI）設(shè)計實例.3. 一個運行在PDA上的線程程序.4. 《ALTERA FPGACPLD高級篇》LogicLock設(shè)計實例.5. 59５實現(xiàn)漸變程序.6. 我的８個ＬＥＤ漸變的程序歡迎廣大用戶下載.7. dmx512燈光控制協(xié)義,歡迎廣大用戶下載.8. 學(xué)習(xí)嵌入式 mmu 代碼 感覺不錯 發(fā)給大家分享一下了 希望大家喜歡 不錯的.9. dmx512接收程序.10. 數(shù)控開關(guān)電源程序＋ＰＲＯＴＥＵＳ.11. 剛剛傳錯了.12. 串口３２位點陣程序.13. s3c2410 測試程序的原理圖.14. s3c2410的燒片工程.15. 嵌入式C語言程序設(shè)計這本書的書后光盤.16. 2407原理圖 對于學(xué)習(xí)硬件設(shè)計有很大的幫助.17. 利用web camera對目標(biāo)進行特征跟蹤的程序 對于初學(xué)機器視覺的有些幫助.18. uCOS-II在gprs上的應(yīng)用。 應(yīng)用的芯片型號是lpc2220..19. 脈沖反褶積的實現(xiàn).20. 利用鍵盤顯示專用驅(qū)動芯片7290.21. 串行打印機RD32的驅(qū)動程序.22. 點陣顯示,可用于許多場所,方便且視覺性很好,請大家來看看!.23. 9325驅(qū)動.24. 9320的 初如化 CODE.用于驅(qū)動9320.25. 自己寫嵌入式系統(tǒng)的Web Server,基于Busybox的httpd,通過CGI可以實現(xiàn)交互式動態(tài)網(wǎng)頁。.26. 是本人在前邊一次上傳的數(shù)字電壓表的原理圖包括PCB.27. Configuring and Updating the Boot Loader.28. 介紹了GPIB在開發(fā)mg369*儀器的自動控制方面的技巧和注意事項.29. AVRX實時系統(tǒng),在AVR單片機上實現(xiàn)的實時系統(tǒng),很少見的哦.30. 51串口實現(xiàn)多機通信.31. 設(shè)計一個簡單的LED流水彩燈,12個彩燈共陰接地,陽極分別與EP1C3的8個I/O相連,來控制彩燈的滅亮,在不同時段,指示燈有不同的顯示模式..32. 介紹了S3C44B0的使用 對整體的把握.33. 洗衣機的程序 洗衣機的程序.34. lf2407.35. SMDK2440_V1.0_BASE 底板原理圖.36. 多個仿真例子.37. Demo for I2C Master and Slave.38. MiniGUI 1_3_3 移植詳解.39. 嵌入式開發(fā)資料.40. 有關(guān)節(jié)74ls373的知識很有用.
上傳時間： 2013-06-05
上傳用戶：eeworm
本文主要圍繞車用CAN總線抗電磁干擾能力進行了研究。 首先，在在參考國內(nèi)外相關(guān)研究資料的基礎(chǔ)上，依據(jù)FORD公司的ES-XW7T-1A278-AC電磁兼容標(biāo)準、IS07637-3對非電源線的瞬態(tài)傳導(dǎo)抗干擾測試標(biāo)準和IS011452-4大電流注入(BCI)電磁兼容性標(biāo)準，利用瑞士EMTEST公司的UCS-200M、CSW500D等設(shè)備，搭建了3個用于測試CAN總線抗干擾能力的實驗平臺。 在所搭建的測試平臺上，著重從CAN總線通訊介質(zhì)選擇和CAN節(jié)點抗干擾設(shè)計兩個方面進行了理論分析和對比實驗研究，得出了當(dāng)采用屏蔽雙絞線和非屏蔽雙絞線作為總線通訊介質(zhì)時，影響其抗干擾能力的因素；當(dāng)CAN總線節(jié)點采用的不同的物理層參數(shù)時，如光耦、共模線圈、磁珠、濾波電容、分裂端接電阻、不同的總線發(fā)送電平、不同的CAN收發(fā)器等，對CAN總線抗干擾能力的影響，給出了一些增強CAN節(jié)點電路抗干擾能力的建議及一種推薦電路。 最后提出了一種新的提高CAN總線抗干擾能力的方法，即通過把CAN總線的CANH和CANL數(shù)據(jù)線分別通過一個電阻連接到總線收發(fā)器的地和電源端，使總線的差分電平整體下拉，從而降低總線收發(fā)器對某些干擾引起的電平波動所產(chǎn)生的誤判斷以達到增強抗電磁干擾的目的。并在基于FORD公司的ES-XW7T-1A278-AC電磁兼容標(biāo)準所搭建的CAN總線測試平臺上進行實驗，驗證了其有效性。
上傳時間： 2013-06-19
上傳用戶：zhang469965156
微機電系統(tǒng)（MEMS）器件的構(gòu)成涉及微電子、微機械、微動力、微熱力、微流體學(xué)、材料、物理、化學(xué)、生物等多個領(lǐng)域，形成了多能量域并交叉耦合。為其產(chǎn)品的建模、仿真以及優(yōu)化設(shè)計帶來了較大的難度。由于靜電驅(qū)動的原理簡單使其成為MEMS器件中機械動作的主要來源。而梳齒結(jié)構(gòu)在MEMS器件中有廣泛的應(yīng)用：微諧振器、微機械加速度計、微機械陀螺儀、微鏡、微鑷、微泵等。所以做為MEMS的重要驅(qū)動方式和結(jié)構(gòu)形式，靜電驅(qū)動梳齒結(jié)構(gòu)MEMS器件的耦合場仿真分析以及優(yōu)化設(shè)計對MEMS的開發(fā)具有很重要的意義。本課題的研究對靜電驅(qū)動梳齒結(jié)構(gòu)MEMS器件的設(shè)計具有較大的理論研究意義。 本文的研究工作主要包括以下幾個方面： 1、采用降階宏建模技術(shù)快速求解靜電梳齒驅(qū)動器靜電－結(jié)構(gòu)耦合問題，降階建模被用于表示微諧振器的靜態(tài)動態(tài)特性。論文采用降階建模方法詳細分析了靜電梳齒驅(qū)動器的各參數(shù)對所產(chǎn)生靜電力以及驅(qū)動位移的關(guān)系；并對靜電梳齒驅(qū)動器梳齒電容結(jié)構(gòu)的靜電場進行分析和模擬，深入討論了邊緣效應(yīng)的影響；還對微諧振器動態(tài)特性的各個模態(tài)進行仿真分析，并計算分析了前六階模態(tài)的頻率和諧振幅值。仿真結(jié)果表明降階建模方法能夠快速、準確地實現(xiàn)多耦合域的求解。 2、從系統(tǒng)角度出發(fā)考慮了各個子系統(tǒng)對叉指式微機械陀螺儀特性的影響，系統(tǒng)詳細地分析了與叉指狀微機械陀螺儀性能指標(biāo)－靈敏度密切相關(guān)的結(jié)構(gòu)特性、電子電路、加工工藝和空氣阻尼，并在此分析的基礎(chǔ)上建立了陀螺的統(tǒng)一多學(xué)科優(yōu)化模型并對其進行多學(xué)科優(yōu)化設(shè)計。將遺傳算法和差分進化算法的全局尋優(yōu)與陀螺儀系統(tǒng)級優(yōu)化相結(jié)合，證實了遺傳算法和差分進化算法在MEMS系統(tǒng)級優(yōu)化中的可行性，并比較遺傳算法和差分進化算法的優(yōu)化結(jié)果，差分進化算法的優(yōu)化結(jié)果較大地改善了器件的性能。 3、從系統(tǒng)角度出發(fā)考慮了各個子系統(tǒng)對梳齒式微加速度計特性的影響，在對梳齒式微加速度計各個學(xué)科的設(shè)計要素進行分析的基礎(chǔ)上，對各個子系統(tǒng)分別建立相對獨立的優(yōu)化模型，采用差分進化算法和多目標(biāo)遺傳算法對其進行優(yōu)化設(shè)計。證實了差分進化算法和多目標(biāo)遺傳算法對多個子系統(tǒng)耦合的系統(tǒng)級優(yōu)化的可行性，并比較了將多目標(biāo)轉(zhuǎn)換為單目標(biāo)進行優(yōu)化和采用多目標(biāo)進行優(yōu)化的區(qū)別和結(jié)果，優(yōu)化結(jié)果使器件的性能得到了改善。
上傳時間： 2013-05-15
上傳用戶：zhangjinzj
近年來，隨著大規(guī)模集成電路的飛速發(fā)展，微控制器和數(shù)字信號處理器的性價比不斷提高，數(shù)字控制技術(shù)已逐步應(yīng)用于大中功率高頻開關(guān)電源。相對于傳統(tǒng)模擬控制方式，數(shù)字控制方式具有電源設(shè)計靈活、外圍控制電路少、可采用較先進的控制算法、具有較高可靠性等優(yōu)點。 高頻開關(guān)電源具有體積小、重量輕、效率高、輸出紋波小等特點，現(xiàn)已逐步成為現(xiàn)代通訊設(shè)備的新型基礎(chǔ)電源系統(tǒng)。針對傳統(tǒng)開關(guān)電源中損耗較大、超調(diào)量較大、動態(tài)性能較差等問題，本文采用基于DSP的全橋軟開關(guān)拓撲結(jié)構(gòu)。全橋軟開關(guān)移相控制技術(shù)由智能DSP系統(tǒng)完成，采樣信號采用差分傳輸，控制算法采用模糊自適應(yīng)PID算法，產(chǎn)生數(shù)字PWM波配合驅(qū)動電路控制全橋開關(guān)的通斷。在輸入端應(yīng)用平均電流控制法的有源功率因數(shù)校正，使輸入電流跟隨輸入電壓的波形，從而使功率因數(shù)接近1。最后通過Matlab仿真結(jié)果表明模糊自適應(yīng)PID控制算法比傳統(tǒng)PID控制算法在超調(diào)量，調(diào)節(jié)時間，動態(tài)特性等性能上具有優(yōu)越性。 論文以高頻開關(guān)電源的設(shè)計為主線，在詳細分析各部分電路原理的基礎(chǔ)上，進行系統(tǒng)的主電路設(shè)計、輔助電路設(shè)計、控制電路設(shè)計、仿真研究、軟件實現(xiàn)。重點介紹了高頻變壓器的設(shè)計及模糊自適應(yīng)PID控制器的實現(xiàn)。并將輔助電源及控制電路制成電路板，以及在此電路板基礎(chǔ)上進行各波形分析并進行相關(guān)實驗。
上傳時間： 2013-04-24
上傳用戶：s藍莓汁
GSM是全球使用最為廣泛的一種無線通信標(biāo)準，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術(shù)進行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實現(xiàn)GSM接收機的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實現(xiàn)的GSM接收機具有靈活、可靠、擴展性好的優(yōu)點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設(shè)計， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識的學(xué)習(xí)，設(shè)計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關(guān)和復(fù)相關(guān)兩種方法；對頻率同步，給出了一種對FB運用相關(guān)運算來精確估計頻率誤差的算法。 @@ 設(shè)計了使用GSM射頻收發(fā)芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發(fā)板進行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進行了詳細的介紹，設(shè)計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設(shè)計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉(zhuǎn)換器AD9433的特點使用THS4501設(shè)計了單獨的差分運算放大器模塊；設(shè)計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計了基于RF前端+DSP的GSM接收機方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機硬件測試的結(jié)果，從多方面驗證了所設(shè)計硬件平臺的可靠性。 @@關(guān)鍵詞：GSM接收機；同步；RF； FPGA；DSP；
上傳時間： 2013-07-01
上傳用戶：sh19831212
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標(biāo)準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準的缺點，要求新的電路模塊中擴展出雙端標(biāo)準的部分。文中以低壓雙端差分標(biāo)準(LVDS)為代表構(gòu)建雙端標(biāo)準收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準，其中包括單端標(biāo)準，也包括雙端標(biāo)準如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預(yù)期標(biāo)準。
上傳時間： 2013-05-15
上傳用戶：shawvi
近年來，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號處理系統(tǒng)小型化、低功耗、高可靠性等問題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計方式使其越來越多的取代ASIC的市場。傳統(tǒng)的通用信號處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構(gòu)型不強，F(xiàn)PGA解決了這一問題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結(jié)合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號處理系統(tǒng)具有很強的可實施性。 @@ 基于上述要求，作者設(shè)計和完成了一個基于多FPGA的通用實時信號處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數(shù)據(jù)。作者通過全面的分析，設(shè)計了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺能夠根據(jù)實際需求進行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號)技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計范疇，因此必須重視信號完整性的設(shè)計與分析問題，作者根據(jù)高速電路的設(shè)計慣例和軟件輔助設(shè)計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設(shè)計過程中出現(xiàn)的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲器接口設(shè)計決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結(jié)合系統(tǒng)的核心板和底板，完成了應(yīng)用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計工作，對其中的部分接口進行了邏輯驗證。 @@ 經(jīng)過測試，該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構(gòu)等特點，能夠滿足當(dāng)前一些信號處理系統(tǒng)對高速、實時處理的要求，可以廣泛應(yīng)用于實時信號處理領(lǐng)域。通過本平臺的研究和開發(fā)工作，為進一步研究和設(shè)計通用、實時信號處理系統(tǒng)打下了堅實的基礎(chǔ)。 @@關(guān)鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS
標(biāo)簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-27
上傳用戶：qiaoyue
數(shù)據(jù)采集是信號與信息系統(tǒng)中一個重要的組成部分，也是數(shù)字信號處理的關(guān)鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉(zhuǎn)換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實現(xiàn)方法。該系統(tǒng)利用AD器件對信號進行放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計內(nèi)部模塊和時鐘信號來進行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機。FPGA作為采集系統(tǒng)的核心部件，完成了內(nèi)部數(shù)字電路設(shè)計，使系統(tǒng)具有很高的可適應(yīng)性、可擴展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點研究了A/D模數(shù)轉(zhuǎn)換、FPGA芯片設(shè)計及PCI總結(jié)接口設(shè)計，完成了系統(tǒng)的各級電路硬件設(shè)計，并通過系統(tǒng)仿真驗證了系統(tǒng)的可行性。
標(biāo)簽： FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：小楊高1
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準，并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標(biāo)的要求。
上傳時間： 2013-04-24
上傳用戶：sn2080395
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
