關于數字地和模擬地的布局原則和布線原則，
上傳時間： 2013-07-27
上傳用戶：WMC_geophy
微電子技術的發展，特別是可編程邏輯器件的產生加速了電子設計技術的發展，現代電子設計技術的核心日趨轉向基于計算機的電子設計自動化技術，即EDA技術。EDA技術采用的自頂向下設計流程代替了原有的自下而上設計流程，縮短了集成電路的開發周期，節省了開發費用，促進了集成電路的發展。布局布線是計算機設計自動化的一個重要環節，也是計算機輔助設計的一個重要課題，其性能的好壞直接影響到電子設計自動化技術的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學術上成熟的VPR布局布線工具所采用的算法進行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點研究了自動布線算法，并作出了以下改進；根據FPGA布線算法的需要對雙向啟發式搜索算法進行了相應的理論分析及改進；基于VPR實現了網線遞增排序方法，并與網線遞減排序進行了比較；在原有的時序驅動布線啟發式函數中引入了面積約束條件以節約FPGA布線的面積。 通過對測試數據的分析比較，發現：引入雙向啟發式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運行時間；時序驅動布線算法中引入面積約束后，大大減少了布線面積。
上傳時間： 2013-07-17
上傳用戶：yxgi5
可編程邏輯芯片特別是現場可編程門陣列(Field-Programmable Gate Array，FPGA)芯片的快速發展，使得新的芯片能夠根據具體應用動態地調整結構以獲得更好的性能，這類芯片稱為動態可重構FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構建的可重構系統在實際應用前還有許多問題需要解決。一個基本的問題就是動態可重構FPGA芯片中的可重構功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結構和CAD算法談起，介紹了可重構計算的概念，建立了可重構計算系統模型和動態可重構FPGA芯片模型，在此模型上提出一個基于劃分和時延驅動的在線布局算法，和一個基于Pathfinder協商擁塞算法的布線算法，來解決動態可重構FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數目的層，然后將這些電路層布局到芯片的每一層，同時確保關鍵路徑的時延最小。實驗結果表明，布局算法與傳統的布局算法(或者文獻[37]中的算法)相比，在時延上平均減少27％，在線長上平均減少34％(或者11％)，在運行時間上平均減少42％(或者97％)。布線算法與傳統的布線算法相比，能夠將線長降低26％，將水平通道寬度降低27％，顯示出較高的性能。
上傳時間： 2013-05-24
上傳用戶：Neoemily
PCB（印制電路板）布局布線技巧100問
上傳時間： 2013-06-23
上傳用戶：moerwang
MSP430晶振布局要領，給初學者一個參考。
上傳時間： 2013-04-24
上傳用戶：木末花開
在超深亞微米技術工藝下，布局成為超大規模集成電路物理設計中至關重要的一步。由于現場可編程門陣列(Field Programable Gate Array，FPGA)布線資源的預先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結構和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結構模型及布局模型，并且給出了該模型的數學計算公式；提出將元件之間的層次距離轉化為線長的方法，實現了基于線網模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優化線長的同時提高布通率的快速布局算法。實驗結果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學術芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎接口，并且完成了初始布線的工作。本FPGA結構模型的提出和布局算法的實現也都為工業界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
FPGA布局算法和軟件位于工藝映射和布線之間，是一個承上啟下的階段，對最終的布通率和時序都有著重要的影響。 本論文的工作之一便是研究旨在提高布通率的布局算法。在研究了國內外裝箱和布局算法的基礎上，本文提出了一種新的結合了裝箱的布局算法框架，并稱之為"低溫交替改善的"布局算法。其基本思想是，在模擬退火的低溫階段交替的優化裝箱和布局。本文給了基于學術界標準布局布線軟件VPR的一個軟件實現，并且提出了低溫的判定條件以及一種新的選擇待交換邏輯單元的方法。采用三種不同的裝箱算法作為布局輸入，基于VPR的低溫交替改善的布局算法實現，在布通率上，比VPR分別提高了21.3％、15.5％、10.7％。而帶來的平均額外時間開銷不到20％。 FPGA布局軟件實現對整個FPGA CAD流程的運行效率，算法的可擴展性也有著不可忽視的影響。現代FPGA有著多樣而復雜的邏輯和布線資源。而學術界的布局軟件'VPR所面向的FPGA卻只能處理十分簡單的FPGA結構，對于宏、總線、多時鐘等實際應用中很重要的部分都沒有考慮。本文提出了"邏輯單元層"的概念，用具有特定幾何結構的邏輯單元層來統一處理多種類型的邏輯資源。針對相對位置約束在現代FPGA布局軟件中的重要地位，我們提出了一種處理相對位置約束的方法。這些討論均已經在面向Xilinx SpartanⅡ芯片布局的原型系統中得到了實現，初步證實了這些方法的可擴展性和實用性。
上傳時間： 2013-06-21
上傳用戶：ezgame
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構，其布線通道寬度分布函數分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼，使平臺適用于具有嵌入硬核的FPGA架構，利用MCNC基準電路來測試這四種架構的性能。實驗結果表明：在以網線平均長度作為指標的測試中，通道寬度均勻分布的架構具有更短的布線長度、更優的性能。
上傳時間： 2013-06-27
上傳用戶：xsnjzljj
論文設計了一種FPGA結構描述方法，解決了FPGA建模問題。FPGA結構描述方法包含邏輯單元信息，互連線信息等10部分。當采用不同的FPGA芯片進行布局布線時，只需要使用結構描述方法重新定義這種FPGA芯片的結構，不需要改變布局布線工具。 為了配合FPGA編程下載，論文改進了劃分網表算法，能夠生成LUT配置信息文件。改進了布局布線算法，能夠支持更多的商用FPGA結構特征，開發的布局布線工具在可布通性上和VPR接近，布局階段能夠減少21％的邏輯單元交換次數，它在布局布線之后生成內部連接信息，布局信息和布線信息。這些信息提供給布局布線的下一階段編程下載必要的支持，可以生成位流文件下載到FPGA中。
上傳時間： 2013-07-29
上傳用戶：氣溫達上千萬的
ESD與PCB布局 強化切換式電源調整器靜電泄放耐受力的電路板布局
上傳時間： 2013-06-11
上傳用戶：1043041441
