接地是電路或系統(tǒng)正常工作的基本技術(shù)要求之一，也是EMC性能高低之關(guān)鍵因素。在電子設(shè)備中，合理地應(yīng)用接地技術(shù)，能抑制電磁噪聲，大大提高系統(tǒng)的抗干擾能力，減少 EMI，并且良好的接地對電磁場有很好的屏蔽作用，能釋放設(shè)備機(jī)殼上積累的大量的電荷，從而避免產(chǎn)生靜電放電效應(yīng)。在設(shè)計(jì)一個(gè)產(chǎn)品時(shí)，在設(shè)計(jì)期間就考慮到接地是最經(jīng)濟(jì)的方法。一個(gè)設(shè)計(jì)良好的接地系統(tǒng)，不僅從 PCB，而且能從系統(tǒng)的角度防止輻射和進(jìn)行系敏感度的防護(hù)。有關(guān)接地系統(tǒng)所關(guān)心的重要領(lǐng)域包括：①通過對高頻元件的仔細(xì)布局，減小電流環(huán)路的面積或使其極小化。②對PC 系統(tǒng)分區(qū)時(shí)，使高帶寬的高頻電路與低頻電路分開。③設(shè)計(jì)PCB系統(tǒng)時(shí)，使干擾電流不通過公共的接地回路影響其他電路。
上傳時(shí)間： 2022-06-26
上傳用戶：
SPI總線協(xié)議及SPI時(shí)序圖詳解SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPl，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為PCB的布局上節(jié)省空間，提供方便，正是出于這種簡單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議。SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss（cs）、sck、sdi、sdo構(gòu)成，其時(shí)序其實(shí)很簡單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。上升沿發(fā)送、下降沿接收、高位先發(fā)送。上升沿到來的時(shí)候，sdo上的電平將被發(fā)送到從設(shè)備的寄存器中。下降沿到來的時(shí)候，sdi上的電平將被接收到主設(shè)備的寄存器中。假設(shè)主機(jī)和從機(jī)初始化就緒：并且主機(jī)的sbuff=0xaa（10101010），從機(jī)的sbuff=0x55（01010101），下面將分步對spi的8個(gè)時(shí)鐘周期的數(shù)據(jù)情況演示一遍（假設(shè)上升沿發(fā)送數(shù)據(jù)）。
標(biāo)簽： spi總線協(xié)議 時(shí)序
上傳時(shí)間： 2022-06-28
上傳用戶：
這是一版手機(jī)的pcb和sch格式的印制板電路圖和原理圖，對于學(xué)習(xí)畫手機(jī)板子的初學(xué)者比較合適，可以通過學(xué)習(xí)其中的布局規(guī)則，硬件選型，以及工作原理迅速的了解手機(jī)的電路。
標(biāo)簽： 手機(jī)電路圖
上傳時(shí)間： 2022-06-29
上傳用戶：
21世紀(jì)，電子領(lǐng)域發(fā)展迅速，使得由集成電路構(gòu)成的電子系統(tǒng)朝著大規(guī)模、小體積和高速度的方向發(fā)展。隨著芯片的體積越來越小，電路的開關(guān)速度越來越快，PCB的密度越來越大，信號(hào)的工作頻率越來越高，高速電路PCB的電磁兼容、信號(hào)完整性和電源完整性等問題一步步凸顯出來，并且相互緊密地交織在一起。其中最基礎(chǔ)的無疑是PCB版圖的設(shè)計(jì)，元器件的選取、布局的合理性、電磁兼容性等都是決定PCB版圖最終能否運(yùn)行的關(guān)鍵因素，當(dāng)然這也將決定生產(chǎn)出的芯片的好壞以及由芯片構(gòu)成的電子系統(tǒng)的質(zhì)量等等。本文通過選擇一張較為典型的高速單片開關(guān)電源圖，對其進(jìn)行SCH圖以及PCB版圖的繪制，并就其會(huì)產(chǎn)生的電磁兼容問題進(jìn)行分析和討論，提出抑制干擾的方法和手段，初步解決了單片開關(guān)電源的電磁兼容問題。關(guān)鍵詞：Protel99SE，EMC，開關(guān)電源，高速PCB，仿真
標(biāo)簽： 開關(guān)電源 pcb 版圖設(shè)計(jì) 電磁兼容
上傳時(shí)間： 2022-06-29
上傳用戶：
摘要：20世紀(jì)人類最杰出的成就之一是電子技術(shù)和信息技術(shù)。電子信息系統(tǒng)的可靠性對生產(chǎn)、生活乃至國家安全都產(chǎn)生了巨大的影響，對信息系統(tǒng)可靠性造成影響的主要原因之一是電磁干擾。隨著電氣、電子設(shè)備的大量使用，我們周圍的環(huán)境中充滿了各種頻率的電磁波，這些電磁波對于電子設(shè)備而言都是潛在的干擾源。電磁兼容技術(shù)是電子產(chǎn)品設(shè)計(jì)人員必須了解和掌握的基礎(chǔ)性技術(shù)之一。隨著我國加入WTO和實(shí)施強(qiáng)制性產(chǎn)品認(rèn)證制度，電子產(chǎn)品的電磁兼容已經(jīng)進(jìn)入到實(shí)質(zhì)性實(shí)施階段.電磁兼容設(shè)計(jì)技術(shù)和方法，已成為重要的設(shè)計(jì)內(nèi)容。本文全面地論述了電子設(shè)備的電磁兼容性問題，比較詳細(xì)地分析了干擾源、干擾的傳播途徑。并介紹了有效抑制和防止干擾的各種措施及其原理。文章從電磁兼容性設(shè)計(jì)的特點(diǎn)出發(fā)，結(jié)合電磁兼容性設(shè)計(jì)的內(nèi)容，對干擾源的抑制，屏蔽、濾波、接地、PCB設(shè)計(jì)、搭接、布局與線纜敷設(shè)的方法和注意事項(xiàng)進(jìn)行了闡述。最后，文章對數(shù)字電路中由信號(hào)和時(shí)鐘電路產(chǎn)生電磁干擾的機(jī)理進(jìn)行了詳細(xì)的分析和討論，提出了對信號(hào)輻射干擾和時(shí)鐘電路干擾的有效解決方法，并為電路的設(shè)計(jì)提供了抑制干擾的一些準(zhǔn)則，根據(jù)電磁兼容性設(shè)計(jì)的要求，指出了電容器在數(shù)字電路抗干擾中的重要作用，并提供了重要參數(shù)，給出了實(shí)際電路中電容器的選擇及使用方法t
上傳時(shí)間： 2022-06-29
上傳用戶：
教程從開發(fā)平臺(tái)介紹、開發(fā)環(huán)境搭建、建立工程等基礎(chǔ)內(nèi)容，到 STM8L051F3 相關(guān)外設(shè)應(yīng)用，包括：GPIO應(yīng)用、EXTI應(yīng)用、CLK應(yīng)用、USART應(yīng)用、TIMER應(yīng)用、I2C應(yīng)用、SPI應(yīng)用、ADC應(yīng)用、FWDGT應(yīng)用和 WWDGT 應(yīng)用等十大部分內(nèi)容。外設(shè)應(yīng)用部分的內(nèi)容都配有源碼，并配合硬件平臺(tái)進(jìn)行實(shí)驗(yàn)講解。教程面對的對象是具有一定的 MCU 編程基礎(chǔ)以及 C 語言基礎(chǔ)的，主旨是幫助開發(fā)者快速入門和快速開發(fā)使用 STM8L051F3。
標(biāo)簽： STM8L051F3
上傳時(shí)間： 2022-06-30
上傳用戶：
概述Mentor Expedition PCB的生成主要由三個(gè)過程組成：其一是原理圖的生成，其二是根據(jù)已經(jīng)生成的原理圖產(chǎn)生一個(gè)PCB模板文件，第三步是在PCB模板文件的基礎(chǔ)上進(jìn)行布局和布線。當(dāng)然，在這個(gè)過程中始終貫穿始終的是Expedition中心庫的操作。下面就對這三個(gè)過程的操作步驟進(jìn)行簡要的說明。原理圖的產(chǎn)生無論是原理圖還是PCB的設(shè)計(jì)，都是由Project進(jìn)行管理的，它指定了設(shè)計(jì)文件所在位置。所以，首先要生成一個(gè)新的Project文件。產(chǎn)生新的Project Note:Mentor Design Capture是原理圖輸入工具。要新產(chǎn)生一個(gè)Project文件，我們可以利用Design Capture提供的向?qū)н^程來實(shí)現(xiàn)。首先要執(zhí)行Design Capture。進(jìn)入Design Capture后，執(zhí)行Project->New會(huì)自動(dòng)出現(xiàn)Project生成向?qū)В灰徊揭徊礁S該向?qū)н^程即可完成Project的生成。
標(biāo)簽： pcb
上傳時(shí)間： 2022-07-03
上傳用戶：
本資料是STM32的開發(fā)板原理圖資料，圖片清晰，并且?guī)в懈鱾€(gè)功能模塊布局。
標(biāo)簽： stm32
上傳時(shí)間： 2022-07-04
上傳用戶：
1.1.概述Advanced TCA（Advanced Telecom Computing Architecture，簡稱ATCA）標(biāo)準(zhǔn)是由Compact PCI標(biāo)準(zhǔn)進(jìn)一步發(fā)展而來，由于在高性能和高穩(wěn)定性上有了很大的提升，因此，可以滿足未來幾年電信領(lǐng)域技術(shù)發(fā)展的需求。目前，ATCA標(biāo)準(zhǔn)已在公司某些產(chǎn)品線提出需求和引用，為配合硬件平臺(tái)和產(chǎn)品線即將對ATCA標(biāo)準(zhǔn)展開的全面的產(chǎn)品研發(fā)，結(jié)構(gòu)系統(tǒng)部提出對ATCA標(biāo)準(zhǔn)的結(jié)構(gòu)提前預(yù)研設(shè)計(jì)，避免發(fā)生類似前期產(chǎn)品設(shè)計(jì)中在新標(biāo)準(zhǔn)的引用上時(shí)間緊、對標(biāo)準(zhǔn)理解不透、產(chǎn)品缺乏實(shí)際應(yīng)用檢驗(yàn)就批量生產(chǎn)等現(xiàn)象而導(dǎo)致的一系列問題。ATCA標(biāo)準(zhǔn)中對機(jī)械結(jié)構(gòu)部分的相關(guān)接口、尺寸和形式等作了詳細(xì)描述。由于本項(xiàng)目為結(jié)構(gòu)預(yù)研項(xiàng)目，所以本方案僅涉及插箱部分關(guān)鍵結(jié)構(gòu)形式方面的內(nèi)容描述，不對實(shí)際產(chǎn)品應(yīng)用中的結(jié)構(gòu)形式作分析。1.2.目標(biāo)1、對目前市場上的ATCA類產(chǎn)品的結(jié)構(gòu)性能做對比分析；2、插箱總體結(jié)構(gòu)上體現(xiàn)整機(jī)結(jié)構(gòu)功能模塊的布局和性能實(shí)現(xiàn)，單板結(jié)構(gòu)方面重點(diǎn)對起拔器性能做分析；3、滿足ATCA際準(zhǔn)對設(shè)備散熱能力的要求；4、滿足設(shè)備在EMCESD方面的性能要求；5、體現(xiàn)局部功能單元的方案實(shí)現(xiàn)細(xì)節(jié)。
標(biāo)簽： ATCA標(biāo)準(zhǔn)
上傳時(shí)間： 2022-07-04
上傳用戶：
3.DDR布線細(xì)節(jié)i.MX6DDR的布線，可以將所有信號(hào)分成3組：數(shù)據(jù)線組、地址線組和控制線組，每組各自設(shè)置自己的布線規(guī)則，但同時(shí)也要考慮組與組之間的規(guī)則。3.1數(shù)據(jù)線的交換在DDR3的布線中，可以根據(jù)實(shí)際情況交換數(shù)據(jù)線的線序，但必須保證是以字節(jié)為單位（數(shù)據(jù)0~7間是允許交換線序，跨字節(jié)是不允許的），這樣可以簡化設(shè)計(jì)。■布線盡量簡短，減少過孔數(shù)量。■布線時(shí)避免改變走線參考層面。■數(shù)據(jù)線線序，推薦DO、D8、D16、D24、D32、D40、D48、D56不要改變，其它的數(shù)據(jù)線可以在字節(jié)內(nèi)自由調(diào)換（see the“Write Leveling"sectioninJESD79-3E■DQS和DQM不能調(diào)換，必須在相應(yīng)通道。3.2DDR3（64bits）T型拓?fù)浣榻B當(dāng)設(shè)計(jì)采用T型拓?fù)浣Y(jié)構(gòu)，請確認(rèn)以下信息。■布線規(guī)則見上文表2。■終端電阻可以省略。■布線長度的控制。DDR數(shù)量限制在4片以下。
標(biāo)簽： ddr3
上傳時(shí)間： 2022-07-05
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
