將VHDL設計轉換成Verilog設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
自適應回波抵消器和語音編解碼器的設計實現.
標簽： 回波抵消器 語音編解 碼器 設計實現
上傳時間： 2013-12-03
上傳用戶：SimonQQ
用DSPF2812事件管理器產生PWM波
標簽： DSPF 2812 PWM 管理器
上傳時間： 2016-01-20
上傳用戶：lhw888
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
利用AVR單片機Mega16的定時器0的溢出中斷實現2.5KHz的方波
標簽： Mega AVR 2.5 KHz
上傳時間： 2014-01-19
上傳用戶：685
用2407做的一個小的方波逆變器程序，用于實現用SCR制作的六排型電流源方波逆變器控制
標簽： 2407 方波 逆變器 程序
上傳時間： 2016-02-16
上傳用戶：xmsmh
換能器散射回波信號聲強預測，可自擬發射和接收換能器的類型及指向性，海底散射強度，得到不同條件下的散射回波信號聲強
標簽： 換能器 回波信號 散射
上傳時間： 2016-02-18
上傳用戶：dianxin61
這是一個修改Oreilly Java 網路程式設計範例的程式 主要是將裡面的一個小程式加上視窗管理者介面方便使用 使用環境： 需有JRE的環境 path需有指到JAVA_HOME下bin/ 如環境設定OK，在windows直接點選執行即可 如在其他OS(unix-like) java -jar nsLookUp.jar
標簽： JAVA_HOME Oreilly Java path
上傳時間： 2014-01-15
上傳用戶：1966640071
蟲蟲下載站版權所有 京ICP備2021023401號-1
