OFDM基帶調制系統在FPGA上的實現，適合通信專業的人參考設計
標簽： OFDM FPGA 基帶 調制系統
上傳時間： 2013-08-15
上傳用戶：qlpqlq
關鍵字： 基帶 采樣 頻譜 信號
標簽： 基帶 信號 采樣 頻譜
上傳時間： 2013-08-19
上傳用戶：youmo81
CDMA數字基帶收發系統發送部分的FPGA設計與仿真
標簽： CDMA FPGA 數字基帶 收發系統
上傳時間： 2013-08-24
上傳用戶：sardinescn
采用按時間抽選的基4原位算法和坐標旋轉數字式計算機（CORDIC）算法實現了一個FFT實時譜分析系統。整個設計采用流水線工作方式，保證了系統的速度，避免了瓶勁的出現；整個系統采用FPGA實現，實驗表明，該系統既有DSP器件實現的靈活性又有專用FFT芯片實現的高速數據吞吐能力，可以廣泛地應用于數字信號處理的各個領域。
標簽： CORDIC FFT 算法 旋轉
上傳時間： 2013-09-01
上傳用戶：731140412
肖特基二極管SR520-SR5100
標簽： SR 5100 520 肖特基二極管
上傳時間： 2013-11-04
上傳用戶：fdfadfs
根據基帶成型濾波器的工作原理，文中設計出了一種基帶成型濾波器的數字實現方案。該方案首先運用MATALB仿真工具得到信號基帶成型后的仿真數據，并將仿真數據存儲在FPGA中，然后通過查表操作實現了數字基帶成型濾波器的功能。文中還給出了通過MODELSIM得到的信號基帶成型后的仿真結果，仿真結果表明，由該方案所設計的基帶成型濾波器可以很好地完成通信系統中信號的成型特性。
標簽： 基帶成形濾波器 數字設計
上傳時間： 2013-11-09
上傳用戶：563686540
本文的目的在于，介紹如何計算具有狹窄氣隙的圓形轉子電機中的繞組感應。我們僅處理理想化的氣隙磁場，不考慮槽、外部周邊或傾斜電抗。但我們將考察繞組磁動勢（MMF）的空間諧頻。 在圖1中，給出了12槽定子的軸截面示意圖。實際上，所顯示的是薄鋼片的形狀，或用于構成磁路的層片。鐵芯由薄片構成，以控制渦流電流損耗。厚度將根據工作頻率而變，在60Hz的電機中（大體積電機，工業用）層片的厚度典型為.014”（.355毫米）。它們堆疊在一起，以構成具有恰當長度的磁路。繞組位于該結構的槽內。 在圖1中，給出了帶有齒結構的梯形槽，在大部分長度方向上具有近乎均勻的截面，靠近氣隙處較寬。齒端與相對狹窄的槽凹陷區域結合在一起，通過改善氣隙場的均勻性、增加氣隙磁導、將繞組保持在槽中，有助于控制很多電機轉子中的寄生損耗。請注意，對于具有名為“形式纏繞”線圈的大型電機，它具有直邊矩形槽，以及非均勻截面齒。下面的介紹針對兩類電機。
標簽： 如何計算 轉子 電機 繞組
上傳時間： 2013-10-13
上傳用戶：我干你啊
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上，通過采用共源共柵電流鏡結構和引入負反饋環路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結果表明：在-40~100 ℃的溫度范圍內，輸出電壓擺動僅為1.7 mV，在低頻時達到100 dB以上的電源抑制比（PSRR），整個電路功耗僅僅只有30 μA。可以很好地應用在低功耗高電源抑制比的LDO芯片設計中。
標簽： CMOS 高電源抑制 帶隙基準 電壓源
上傳時間： 2013-10-27
上傳用戶：thesk123
介紹一種高電源抑制比帶隙基準電路的設計與驗證
標簽： 高電源抑制 帶隙基準 電路設計
上傳時間： 2013-10-08
上傳用戶：642778338
文中提出了一種應用于印刷電路板的新穎二維電磁帶隙（MS-EBG）結構,其單位晶格由折線縫隙組合與正方形貼片橋接構成,以抑制同步開關噪聲。結果表明,抑制深度為-30 dB時,與傳統L-bridged EBG結構比較,新EBG結構的阻帶寬度增加1.3 GHz,相對帶寬提高了約10%,能夠有效抑制0.6～5.9 GHz的同步開關噪聲。
標簽： 同步開關噪聲 電磁 帶隙結構
上傳時間： 2013-11-07
上傳用戶：qimingxing130
蟲蟲下載站版權所有 京ICP備2021023401號-1
