欧美13videosex性极品,成人免费无遮挡,精品一卡二卡三卡四卡日本乱码

幀同步器

基于FPGA的OFDM調(diào)制解調(diào)器的設(shè)計與實現(xiàn)

正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應(yīng)的仿真比較，驗證了它們的有效性。而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進(jìn)行硬件設(shè)計，詳細(xì)介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。

標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器

上傳時間： 2013-04-24

上傳用戶：vaidya1bond007b1
基于FPGA的Turbo碼編譯碼器研究與實現(xiàn)

本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標(biāo)，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進(jìn)行了深入的研究。首先，在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實現(xiàn)編碼器時，針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法，以及偽隨機序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計中，采用了FPGA設(shè)計中“自上而下”的設(shè)計方法，權(quán)衡硬件實現(xiàn)復(fù)雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實現(xiàn)過程。然后，基于Verilog HDL 設(shè)計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設(shè)計的相同指標(biāo)的浮點數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計的功能驗證。最后，研究了Tuxbo碼譯碼器幾項最新技術(shù)，如滑動窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計，將改進(jìn)后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。

標(biāo)簽： Turbo FPGA 編譯碼器

上傳時間： 2013-04-24

上傳用戶：haohaoxuexi
TS流復(fù)用器及其接口

在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計出成形產(chǎn)品。文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。本文的主要工作如下： ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計，并進(jìn)行調(diào)試監(jiān)測。本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進(jìn)行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進(jìn)行，極大的提高了工作效率。整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

標(biāo)簽： TS流復(fù)用器接口

上傳時間： 2013-06-10

上傳用戶：01010101
基于FPGA的直擴調(diào)制解調(diào)器

擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設(shè)計方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設(shè)計。整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實際需要，設(shè)計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動相關(guān)捕獲和分時復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實現(xiàn)NCO來方便的進(jìn)行擴展。接著，論文給出了系統(tǒng)總體設(shè)計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。然后論文介紹了整個系統(tǒng)的硬件電路設(shè)計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級等特點并且達(dá)到課題各項指標(biāo)的要求。最后是對論文工作的一些總結(jié)和對今后工作的展望。

標(biāo)簽： FPGA 調(diào)制解調(diào)器

上傳時間： 2013-07-04

上傳用戶：yd19890720
移植TI的永磁同步電機（PMSM）速度閉環(huán)調(diào)速程序

·年前移植了一下TI的永磁同步電機程序，編碼器速度閉環(huán)。程序的改動都作了標(biāo)注，貢獻(xiàn)出來供大家參考。說明：省線式編碼器，電機先開環(huán)，等到Z信號后再速度閉環(huán)。（電機編碼器有點問題，才這樣）注意：這只是一個試驗程序，不具備商用功能。

標(biāo)簽： PMSM 移植永磁同步電機速度

上傳時間： 2013-07-31

上傳用戶：thinode
基于DSP的永磁同步電機變頻調(diào)速系統(tǒng)及其仿真

·摘要：采用DSP處理器實現(xiàn)永磁同步電機變頻調(diào)速系統(tǒng).該系統(tǒng)由主電路、控制和輔助電路構(gòu)成.主電路中逆變器采用IGBT功率模塊.控制電路以TMS320F240芯片為核心,將系統(tǒng)控制、通訊、顯示與保護(hù),系統(tǒng)參數(shù)、故障等信息保存在芯片存貯器中.輔助電路由輔助開關(guān)電源、驅(qū)動及電流電壓檢測電路組成.系統(tǒng)初始化后進(jìn)入由鍵盤、顯示、SCI、故障處理等模塊組成的后臺程序.而前臺程序主要進(jìn)行內(nèi)外兩環(huán)的數(shù)

標(biāo)簽： DSP 永磁同步電機變頻調(diào)速系統(tǒng) 仿真

上傳時間： 2013-04-24

上傳用戶：laozhanshi111
同步RS觸發(fā)器工作特性的Multisim仿真

給出了具有置0、置1功能及不確定輸出狀態(tài)的同步RS觸發(fā)器的Multisim仿真方法，即用字組產(chǎn)生器產(chǎn)生所需的各類輸入信號，用四蹤示波器同步顯示輸入信號及狀態(tài)輸出信號的波形，可直觀描述觸發(fā)器的置0、置1過程及不確定狀態(tài)的產(chǎn)生過程。分析了同步RS觸發(fā)器不確定輸出狀態(tài)的Multisim仿真方案。所述方法的創(chuàng)新點是解決了同步RS觸發(fā)器的工作波形無法用電子實驗儀器進(jìn)行分析驗證的問題。

標(biāo)簽： Multisim 同步RS觸發(fā)器仿真

上傳時間： 2013-10-12

上傳用戶：米卡
運行多個過采樣數(shù)據(jù)轉(zhuǎn)換器的方法

本文將以ADS1252 ADC為例介紹在使用過采樣數(shù)據(jù)轉(zhuǎn)換器設(shè)計同步取樣系統(tǒng)時需要考慮到的一些因素。

標(biāo)簽： 運行過采樣數(shù)據(jù)轉(zhuǎn)換器

上傳時間： 2013-11-25

上傳用戶：nanfeicui
了解ADF7021的AFC環(huán)路并為實現(xiàn)最小前同步碼長度而進(jìn)行優(yōu)化

無線電通信網(wǎng)絡(luò)中的遠(yuǎn)程收發(fā)器使用自己的獨立時鐘源。因此，這些收發(fā)器容易產(chǎn)生頻率誤差。當(dāng)發(fā)射機啟動通信鏈路時，關(guān)聯(lián)的接收機需要在數(shù)據(jù)包的前同步碼階段校正這些誤差，以確保正確的解調(diào)

標(biāo)簽： 7021 ADF AFC 環(huán)路

上傳時間： 2013-10-20

上傳用戶：qiaoyue
纖巧型同步升壓轉(zhuǎn)換器在700mV條件下啟動

由於性電池容易購買而且價格相對便宜，因此它為人們帶來了方便，並且成為了便攜式儀器以及室外消遣娛樂設(shè)備的電源選擇。

標(biāo)簽： 700 mV 同步升壓轉(zhuǎn)換器

上傳時間： 2014-01-07

上傳用戶：xiaoyaa