全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導航與定位功能，能夠為廣大用戶提供精確的三維坐標、速度和時間信息。因此，GPS系統(tǒng)被廣泛地應用于生活中的各個領域。GPS系統(tǒng)用戶主要是各種型號的接收機，而捕獲跟蹤技術是接收機的關鍵技術，同時也是一個技術難點。在GPS接收機中，導航電文是用戶定位和導航的數(shù)據(jù)基礎，為了得到導航電文必須要對GPS信號進行捕獲跟蹤。本文詳細研究了GPS信號捕獲跟蹤技術，并進行了FPGA設計。 @@ 本文首先概述了GPS系統(tǒng)信號結構和GPS接收機工作原理，對GPS信號調(diào)制機理進行詳細地闡述，重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎理論，重點研究時域滑動相關捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺上，對GPS信號時域滑動相關捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結構框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機理。在載波跟蹤環(huán)路中選用對導航電文數(shù)據(jù)相位翻轉不敏感的科斯塔斯環(huán)，并用數(shù)學模型分析GPS信號的解調(diào)過程。之后對整個跟蹤環(huán)路進行MATLAB仿真，結果表明環(huán)路參數(shù)設計滿足要求，并能成功解調(diào)出GPS導航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設計。根據(jù)對相關器硬件結構框架，對算法中各個模塊的實現(xiàn)進行詳細的說明，包括頂層設計到CA碼、NCO等重要模塊設計，并給出了仿真結果。 @@關鍵詞：GPS接收機；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時間： 2013-06-16
上傳用戶：jacking
3D加速引擎是3D圖形加速系統(tǒng)的重要組成部分，以往在軟件平臺上對3D引擎的研究，實現(xiàn)了復雜的渲染模型和渲染算法，但這些復雜算法與模型在FPGA上綜合實現(xiàn)具有一定難度，針對FPGA的3D加速引擎設計及其平臺實現(xiàn)需要進一步研究。 本文在研究3D加速引擎結構的基礎上，實現(xiàn)了基于FPGA的圖像處理平臺，使用模塊化的思想，利用IP核技術分析設計實現(xiàn)了3D加速管道及其他模塊，并進行了仿真、驗證、實現(xiàn)。 圖像處理平臺選用Virtex-Ⅳ FPGA為核心器件，并搭載了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他組件。 為滿足3D加速引擎的實現(xiàn)與驗證，設計搭建的圖像處理平臺還實現(xiàn)了DDR-SDRAM控制器模塊、VGA輸出模塊、總線控制器模塊、命令解釋模塊、指令寄存器模塊及控制寄存器模塊。 3D加速引擎設計包含3D加速渲染管道、視角變換管道、基元讀取、頂點FIFO、基元FIFO、寫內(nèi)存等模塊。針對FPGA的特性，簡化、設計、實現(xiàn)了光照管道、紋理管道、著色管道和Alpha融合管道。 最后使用Modelsim進行了仿真測試和圖像處理平臺上的驗證，其結果表明3D加速引擎設計的大部分功能得到實現(xiàn)，結果令人滿意。
上傳時間： 2013-07-30
上傳用戶：lepoke
自20世紀80年代以來，正交頻分復用技術不但在廣播式數(shù)字音頻和視頻領域得到廣泛的應用，而且已經(jīng)成為無線局域網(wǎng)標準(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來越受到人們的關注。隨著人們對通信數(shù)據(jù)化、寬帶化、個人化和移動化需求的增強，OFDM技術在綜合無線接入領域將會獲得越來越廣泛的應用。人們開始集中越來越多的精力開發(fā)OFDM技術在移動通信領域的應用，本文也是基于無線通信平臺上的OFDM技術的運用。 本文的所有內(nèi)容都是建立在空地數(shù)據(jù)無線通信系統(tǒng)下行鏈路FPGA實現(xiàn)基礎上的。本文作者的主要工作集中在鏈路接收端的FPGA實現(xiàn)和調(diào)試上。主要包括幀同步(時間同步)算法的研究與設計、OFDM頻率同步算法的研究與設計以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實現(xiàn)。最終實現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無線環(huán)境中連通。 對于無線移動通信系統(tǒng)而言，多普勒頻移、收發(fā)設備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點對數(shù)據(jù)的正確解調(diào)也至關重要。同步技術即是針對系統(tǒng)中存在的定時偏差、頻率偏差進行定時、頻偏的估計與補償，來減少各種同步偏差對系統(tǒng)性能的影響。在OFDM實現(xiàn)的關鍵技術中，同步技術是十分重要的一部分。本文花費了三個章節(jié)闡述了同步技術的原理、算法和實現(xiàn)方法。 目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類：輔助數(shù)據(jù)類，盲估計類和基于循環(huán)前綴的半盲估計類。本文首先分析了各種載波同步方案的優(yōu)缺點，并舉例說明了各個載波同步方式的實現(xiàn)方法。然后具體闡述了本文在FPGA平臺上實現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實現(xiàn)結構。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的，在闡述其具體算法的同時對算法在不同參數(shù)和不同形式下的性能做出了仿真對比分析。 OFDM的解調(diào)采用FFT算法，在FPGA上的實現(xiàn)是十分方便的。本文主要闡述其實現(xiàn)結構，重點放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導過程。最后介紹了本文實現(xiàn)QAM軟解調(diào)的解調(diào)方法。 本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實現(xiàn)方式時首先給出實現(xiàn)框圖，然后對框圖中比較重要或者復雜的部分進行詳細闡述。在介紹完每個模塊實現(xiàn)方式之后給出了仿真或者上板結果，最后再給出整體測試結果。
上傳時間： 2013-06-26
上傳用戶：希醬大魔王
隨著計算機和自動化測量技術的日益發(fā)展，測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域，與計算機相結合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列（FPGA）是超大規(guī)模集成電路和計算機輔助設計技術發(fā)展的結果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發(fā)平臺，用編寫軟件的方法來實現(xiàn)專門硬件的功能等優(yōu)點，大大推動了數(shù)字系統(tǒng)設計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網(wǎng)絡的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)問題。論文完成了以FPGA結構為系統(tǒng)硬件平臺，uClinux為核心的系統(tǒng)的軟件平臺設計，進行信號的采集和遠程網(wǎng)絡監(jiān)測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于uClinux操作系統(tǒng)的設備驅動程序設計和應用程序設計。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉換控制器等數(shù)字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設計的突出優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設計實現(xiàn)了平臺上的ADC設備驅動程序和數(shù)據(jù)采集應用程序。并通過修訂內(nèi)核，實現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：晴天666
人臉自動識別技術是模式識別、圖像處理等學科的一個最熱門研究課題之一。隨著社會的發(fā)展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術作為各種生物識別技術中最重要的方法之一，已經(jīng)越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細分析了智能人臉識別算法原理，發(fā)展概況和前景，包括人臉檢測算法，人眼定位算法，預處理算法，PCA和ICA 算法，詳細分析了項目情況，系統(tǒng)劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴格按照FPGA代碼風格進行了RTL 硬件建模，并對C++算法進行了優(yōu)化處理，通過仿真與軟件算法結果進行比對，評估誤差，最后在VirtexII Pro FPGA 上進行了綜合實現(xiàn)。 主要研究內(nèi)容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進行了研究和調(diào)試，對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較，RTL 設計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進行同步比較測試，使每步算法對應正確的結果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設計和調(diào)試進度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預處理，識別算法分別進行了比較研究，選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因為它具有快速，準確，弱時實的特點。預處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進行算法的RTL 建模，在C++算法的基礎上，保證原來效果的前提下，根據(jù)FPGA 硬件特點對算法進行了優(yōu)化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預處理算法在C++算法的基礎上進行了優(yōu)化，最大的減少了運算量，提高了運算速度，16 位計算器模塊使得在算法實現(xiàn)時可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設計的模塊之間選擇性能更好的一個來調(diào)用，F(xiàn)IFO的設計提供同步和異步時鐘域的數(shù)據(jù)緩存。設計在ISE和VC++軟件平臺同時進行，隨時對verilog和C++數(shù)據(jù)進行監(jiān)測和比對。全部設計模塊通過仿真，達到預定的性能要求，并在FPGA 上綜合實現(xiàn)。
上傳時間： 2013-07-13
上傳用戶：李夢晗
LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價比高的特點，在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領域得到了廣泛應用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關鍵，是整個LED視頻顯示系統(tǒng)的核心。本文研究的是對全彩色同步LED屏的控制，控制LED屏同步顯示在上位機顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅動器的特點，提出了一種可行的方案并進行了設計。系統(tǒng)主要分為兩個部分：視頻信號的獲取，視頻信號的處理。 經(jīng)過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數(shù)字信息，這些信息包括紅、綠、藍三基色的數(shù)據(jù)以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后，對數(shù)據(jù)進行處理，最后輸出數(shù)據(jù)給驅動電路。在信號處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點，所以特別適合于本設計。利用FPGA的可編程性，在FPGA內(nèi)部劃分了各個小模塊，各小模塊中通過少量的信號進行聯(lián)系，這樣就將比較大的系統(tǒng)轉化成許多小的系統(tǒng)，使得設計更加簡單，容易驗證。本文分析了驅動電路所需要的數(shù)據(jù)的特點，全彩色灰度級的實現(xiàn)方式，決定把系統(tǒng)劃分為視頻源截取、RGB格式轉化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對系統(tǒng)進行了聯(lián)合調(diào)試。改進了時序、優(yōu)化了布局布線，使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎上，課題決定采用Altera的Cyclone EP1C12 FPGA設計視頻信號處理模塊，在Quartus II和modelsim平臺下，用Verilog HDL語言開發(fā)。
上傳時間： 2013-05-19
上傳用戶：玉簫飛燕
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼，其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低，沒有錯誤平層，碼率和碼長可靈活改變的優(yōu)點成為Turbo碼強有力的競爭對手。目前，LDPC碼已廣泛應用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領域，因此LDPC碼編譯碼器的硬件實現(xiàn)已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上，首先研究了LDPC碼的隨機構造方法，并給出了有效的PEG算法實現(xiàn)方法，重點分析了用環(huán)消除(cycle elimination)算法實現(xiàn)的準循環(huán)LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較，討論了一種適合硬件實現(xiàn)的譯碼算法-TDMP算法，并對易于硬件實現(xiàn)的TDMP算法進行了性能仿真，仿真結果表明TDMP算法作為硬件實現(xiàn)的譯碼算法具有優(yōu)異的性能優(yōu)勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096，2048)非規(guī)則LDPC碼譯碼器，內(nèi)部用了4個單校驗碼譯碼器并行譯1幀數(shù)據(jù)，3幀同時譯碼，作者詳細介紹了該譯碼器芯片的設計過程和內(nèi)部結構和工作流程。
上傳時間： 2013-05-23
上傳用戶：fujun35303
隨著人們對于高速無線數(shù)據(jù)業(yè)務的急切需求以及新的無線通信技術的發(fā)展，頻譜資源匱乏問題日益嚴重。無線頻譜的緊缺已經(jīng)成為限制無線通信與服務應用持續(xù)發(fā)展的瓶頸。認知無線電技術(Cognitive Radio)改變了傳統(tǒng)的固定頻譜分配方式，它以頻譜利用的高效性為目標，允許非授權用戶擇機利用授權用戶的頻譜空洞傳輸數(shù)據(jù)，以此來解決無線頻譜資源短缺的問題。它是具有自主尋找和使用空閑頻譜資源能力的智能無線電技術。本文的目標是在基于FPGA+DSP的系統(tǒng)硬件平臺上，以軟件編程的方式實現(xiàn)認知無線電數(shù)據(jù)傳輸?shù)墓δ堋?軟件無線電是實現(xiàn)認知無線電的理想平臺。本文首先闡述了軟件無線電的基本工作原理及關鍵技術途徑，對多速率信號處理中的內(nèi)插和抽取、帶通采樣、數(shù)字下變頻、濾波等技術進行了分析與探討，為設計多速率調(diào)制解調(diào)系統(tǒng)提供了理論基礎。然后針對軟件無線電的要求給出了基于FPFA+DSP的系統(tǒng)設計硬件框圖，并對其中的部分硬件(FPGA、AD9857、AD9235)做了簡要的描述并給出其初始化過程。在理解基本概念和原理的基礎上，詳細論述了在系統(tǒng)硬件設計平臺上實現(xiàn)的π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)技術。本文給出了調(diào)制解調(diào)系統(tǒng)實現(xiàn)方案中的各個功能模塊(差分編、解碼，加同步頭、內(nèi)插和成形濾波，下變頻，系統(tǒng)同步等)具體的設計方案和通過硬件編程實現(xiàn)了板級的仿真和最后的硬件實現(xiàn)，并對其中得到的數(shù)據(jù)進行分析，進一步驗證方案的可行性。最后介紹了通信板同頻譜感知板協(xié)同工作原理，依據(jù)頻譜感知板獲取的各個信道狀況自適應的選擇π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)方式并在FPGA上實現(xiàn)了其中部分功能。
標簽： FPGA 多速率 調(diào)制解調(diào)器
上傳時間： 2013-05-30
上傳用戶：fywz
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經(jīng)濟及準確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發(fā)展速度異常迅猛。 FPGA的制造技術不斷發(fā)展，它的功能、應用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設計成為電子自動化設計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統(tǒng)設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經(jīng)過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進行細致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進檢測用的級聯(lián)分類器的訓練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓練方法。 5. 最后對系統(tǒng)的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標簽： FPGA 人臉檢測 系統(tǒng)設計
上傳時間： 2013-07-01
上傳用戶：84425894
隨著圖像分辨率的越來越高，軟件實現(xiàn)的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現(xiàn)，根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構為計算模塊實現(xiàn)了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調(diào)試和運行。 在硬件架構的基礎上本文實現(xiàn)了排序濾波，中值濾波，卷積運算及高斯濾波，形態(tài)學算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發(fā)現(xiàn)FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
