JTAG CPLD實現(xiàn)源代碼，比用簡單并口調(diào)試器快5倍以上。
以前總覺得簡單的并口jtag板速度太慢，特別是調(diào)試bootloader的時候，簡直難以忍受。最近沒什么事情，于是補習了幾天vhdl，用cpld實現(xiàn)了一個快速的jtag轉換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測試，以前寫50k的文件用時5分鐘，現(xiàn)在則是50秒左右。tck的頻率還可以加倍，但是不太穩(wěn)定，而且速度的瓶頸已經(jīng)不在tck這里，而在通訊上面了。
標簽：
JTAG
CPLD
源代碼
上傳時間：
2015-05-16
上傳用戶：xsnjzljj
