隨著嵌入式系統(tǒng)以及流媒體技術(shù)的快速發(fā)展，基于嵌入式系統(tǒng)實(shí)現(xiàn)可視電話(huà)、視頻點(diǎn)播、視頻會(huì)議等功能已經(jīng)成為當(dāng)前的熱點(diǎn)研究領(lǐng)域。這樣的系統(tǒng)通常具有小型化、低功耗、低成本、穩(wěn)定可靠、便于攜帶等特點(diǎn)。 本文旨在研究流媒體以及嵌入式系統(tǒng)的相關(guān)技術(shù)，基于ARM9處理器平臺(tái)實(shí)現(xiàn)一種基于嵌入式系統(tǒng)的流媒體播放器。該播放器的硬件平臺(tái)以32位高性能ARM9處理器為核心進(jìn)行規(guī)劃，在此基礎(chǔ)上，采用嵌入式Linux操作系統(tǒng)、MPEG-4視頻解碼技術(shù)和流媒體網(wǎng)絡(luò)傳輸技術(shù)進(jìn)行設(shè)計(jì)。 本文的主要貢獻(xiàn)體現(xiàn)在以下六個(gè)方面： l、分析嵌入式流媒體播放器的功能需求和技術(shù)特點(diǎn)，對(duì)嵌入式流媒體播放器的總體實(shí)現(xiàn)方案進(jìn)行設(shè)計(jì)。 2、研究嵌入式Linux系統(tǒng)設(shè)計(jì)方法，基于ARM處理器平臺(tái)構(gòu)建嵌入式Linux操作系統(tǒng)。這部分的工作包括嵌入式BootLoader的移植、Linux內(nèi)核的配置與編譯以及根文件系統(tǒng)的創(chuàng)建。 3、研究MPEG-4視頻壓縮標(biāo)準(zhǔn)，基于ARM-Linux系統(tǒng)平臺(tái)移植MPEG-4視頻解碼器。 4、研究ARM體系結(jié)構(gòu)以及基于ARM平臺(tái)的嵌入式軟件優(yōu)化方法，對(duì)所移植的MPEG-4視頻解碼器進(jìn)行平臺(tái)相關(guān)優(yōu)化。 5、研究視頻通信中的錯(cuò)誤隱藏技術(shù)，針對(duì)錯(cuò)誤隱藏過(guò)程中傳統(tǒng)邊界匹配算法對(duì)邊緣匹配的局限性，提出了一種改進(jìn)的基于時(shí)域與空域平滑性的邊界匹配算法。 6、研究流媒體網(wǎng)絡(luò)傳輸?shù)南嚓P(guān)技術(shù)協(xié)議，基于RTSP/RTP/RTCP協(xié)議實(shí)現(xiàn)了一個(gè)基本的MPEG-4視頻流實(shí)時(shí)傳輸系統(tǒng)。
上傳時(shí)間： 2013-05-16
上傳用戶(hù)：a937518043
嵌入式系統(tǒng)的開(kāi)發(fā)已成為新的行業(yè)熱點(diǎn)，將嵌入式應(yīng)用于工業(yè)控制類(lèi)產(chǎn)品中，并開(kāi)發(fā)出優(yōu)秀的人機(jī)交互界面，是嵌入式發(fā)展的趨勢(shì)，擁有廣闊的市場(chǎng)前景。近年來(lái)的市場(chǎng)需求顯示越來(lái)越多的嵌入式系統(tǒng)包括PDA、機(jī)頂盒、DVD/VCD播放機(jī)、WAP手機(jī)等均要求提供一個(gè)方便簡(jiǎn)潔的可視化操作界面，而這些都要求有一個(gè)高性能穩(wěn)定可靠的GUI(GraphicalUser Interface)來(lái)提供支持。友好的圖形人機(jī)界面為嵌入式系統(tǒng)的人機(jī)交互提供豐富的圖形圖像信息、直觀的表達(dá)方式。嵌入式GUI作為人機(jī)界面的軟件系統(tǒng)，具有簡(jiǎn)潔、美觀、方便好用且更具人性化的特點(diǎn)，采用嵌入式GUI進(jìn)行人機(jī)界面設(shè)計(jì)能夠提高設(shè)備開(kāi)發(fā)效率、節(jié)省維護(hù)成本、豐富人機(jī)交互信息，因而，已經(jīng)被越來(lái)越多的領(lǐng)域所采用。 本文研究設(shè)計(jì)了一種基于ARM微處理器和嵌入式實(shí)時(shí)操作系統(tǒng)的嵌入式GUI應(yīng)用平臺(tái)的方案。以SmartARM2200開(kāi)發(fā)板為硬件平臺(tái)(基于PHILIP公司的微處理LPC2210)，在ADS1.2集成開(kāi)發(fā)環(huán)境下，首先對(duì)嵌入式實(shí)時(shí)操作系統(tǒng)μ/OS-Ⅱ的特點(diǎn)、移植條件、性能等方面進(jìn)行應(yīng)用研究，重點(diǎn)分析了μ/OS-Ⅱ的移植過(guò)程，給出了移植的思路，總結(jié)了移植過(guò)程中應(yīng)注意的問(wèn)題，提出了簡(jiǎn)潔高效的移植方法；其次詳細(xì)講述了如何利用圖形用戶(hù)界面開(kāi)發(fā)工具M(jìn)iniGUI進(jìn)行圖形用戶(hù)界面的開(kāi)發(fā)，包括鼠標(biāo)、鍵盤(pán)、菜單、繪圖等功能的實(shí)現(xiàn)。該嵌入式GUI應(yīng)用平臺(tái)既可以滿(mǎn)足用戶(hù)對(duì)應(yīng)用系統(tǒng)實(shí)時(shí)性和快速處理的要求，又能夠給用戶(hù)提供生動(dòng)、直觀的圖形人機(jī)交互界面，具有廣泛的應(yīng)用前景。
標(biāo)簽： ARM GUI 嵌入式系統(tǒng)
上傳時(shí)間： 2013-07-06
上傳用戶(hù)：zlf19911217
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問(wèn)世，可以滿(mǎn)足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來(lái)越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無(wú)線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過(guò)靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對(duì)稱(chēng)性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對(duì)整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無(wú)線電平臺(tái)，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對(duì)前端控制器的開(kāi)關(guān)控制，以及對(duì)上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對(duì)前端放大器線性輸出能力的要求。 本文主要研究軟件無(wú)線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級(jí)CIC濾波器級(jí)聯(lián)組成；而CFR主要采用類(lèi)似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：18752787361
隨著3G網(wǎng)絡(luò)建設(shè)的展開(kāi)，移動(dòng)用戶(hù)數(shù)量逐漸增加，用戶(hù)和運(yùn)營(yíng)商對(duì)網(wǎng)絡(luò)的質(zhì)量和覆蓋要求也越來(lái)越高。而在實(shí)際工作中，基站成本在網(wǎng)絡(luò)投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性?xún)r(jià)比高、建設(shè)周期短等優(yōu)點(diǎn)在我國(guó)移動(dòng)網(wǎng)絡(luò)上有著大量的應(yīng)用。目前，直放站已成為提高運(yùn)營(yíng)商網(wǎng)絡(luò)質(zhì)量、解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問(wèn)題、增強(qiáng)網(wǎng)絡(luò)覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時(shí)設(shè)備間沒(méi)有統(tǒng)一的協(xié)議規(guī)范，無(wú)法滿(mǎn)足系統(tǒng)廠商與直放站廠商的兼容，所以移動(dòng)通信市場(chǎng)迫切需要通過(guò)數(shù)字化來(lái)解決這些問(wèn)題。 本文正是以設(shè)計(jì)新型數(shù)字化直放站為目標(biāo)，以實(shí)現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關(guān)技術(shù)而展開(kāi)研究。 文章介紹了數(shù)字直放站的研究背景和國(guó)內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設(shè)計(jì)思想及總體實(shí)現(xiàn)框圖，并對(duì)數(shù)字直放站數(shù)字中頻部分進(jìn)行了詳細(xì)的模塊劃分。針對(duì)其中的數(shù)字上下變頻模塊設(shè)計(jì)所涉及到的相關(guān)技術(shù)作詳細(xì)介紹，涉及到的理論主要有信號(hào)采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎(chǔ)上闡述了一些具體模塊的高效實(shí)現(xiàn)方案，最終利用FPGA實(shí)現(xiàn)了數(shù)字變頻模塊的設(shè)計(jì)。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關(guān)鍵技術(shù)之一。本文首先概述了降低峰均比的三類(lèi)算法，然后針對(duì)目前常用的幾種算法進(jìn)行了仿真分析，最后在綜合考慮降低峰均比效果與實(shí)現(xiàn)復(fù)雜度的基礎(chǔ)上，提出了改進(jìn)的二次限幅算法。通過(guò)仿真驗(yàn)證算法的有效性后，針對(duì)其中的噪聲整形濾波器提出了“先分解，再合成”的架構(gòu)實(shí)現(xiàn)方式，并指出其中間級(jí)窄帶濾波器采用內(nèi)插級(jí)聯(lián)的方式實(shí)現(xiàn)，最后整個(gè)算法在FPGA上實(shí)現(xiàn)。 在軟件無(wú)線電思想的指導(dǎo)下，本文利用系統(tǒng)級(jí)的設(shè)計(jì)方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設(shè)計(jì)。遵照3GPP等相關(guān)標(biāo)準(zhǔn)，完成了系統(tǒng)的仿真測(cè)試和實(shí)物測(cè)試。最后得出結(jié)論：該系統(tǒng)實(shí)現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎(chǔ)上實(shí)現(xiàn)不同載波間平滑過(guò)渡、不同制式間輕松升級(jí)。
標(biāo)簽： WCDMA 數(shù)字 下變頻 直放站
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：趙安qw
隨著頻率合成理論和高速大規(guī)模集成電路的發(fā)展，信號(hào)發(fā)生器作為一類(lèi)重要的儀器，在通信、檢測(cè)、導(dǎo)航等領(lǐng)域有著廣泛的應(yīng)用。特別是在高壓電力系統(tǒng)的檢測(cè)領(lǐng)域，常常需要模擬電網(wǎng)諧波的標(biāo)準(zhǔn)信號(hào)源對(duì)檢測(cè)設(shè)備的性能進(jìn)行校驗(yàn)，例如高壓電力線路的相位檢測(cè)，避雷器的性能檢測(cè)，用戶(hù)電能表的性能校驗(yàn)等。為此，本文圍繞一種新型的參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了研究和設(shè)計(jì)，課題得到了常州市科技攻關(guān)項(xiàng)目的資助。 本文首先論述了頻率合成技術(shù)的發(fā)展，并將直接數(shù)字頻率合成技術(shù)與傳統(tǒng)的頻率合成技術(shù)進(jìn)行了比較。然后深入研究了DDS的工作原理和基本結(jié)構(gòu)，從頻域角度分析了理想?yún)?shù)和實(shí)際參數(shù)兩種情況下DDS的輸出頻譜。在此基礎(chǔ)上，詳細(xì)分析了引起輸出雜散的三個(gè)主要因素，并對(duì)DDS的雜散抑制方法進(jìn)行了仿真研究。最后對(duì)參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了軟硬件設(shè)計(jì)。 在系統(tǒng)設(shè)計(jì)的過(guò)程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開(kāi)發(fā)工具M(jìn)AX+PLUSⅡ并結(jié)合硬件描述語(yǔ)言VHDL設(shè)計(jì)了一種頻率、相位、幅度、諧波比例可調(diào)的諧波信號(hào)發(fā)生器。詳細(xì)闡述了該信號(hào)發(fā)生器的體系結(jié)構(gòu)，并進(jìn)行了軟硬件的設(shè)計(jì)和具體電路的實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)的性能指標(biāo)均達(dá)到了設(shè)計(jì)要求，且具有使用簡(jiǎn)單、集成度高等特點(diǎn)。
標(biāo)簽： 諧波 信號(hào)發(fā)生器
上傳時(shí)間： 2013-05-20
上傳用戶(hù)：qulele
當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過(guò)嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過(guò)查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開(kāi)發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來(lái)實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說(shuō)明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語(yǔ)言完成各模塊功能描述，通過(guò)Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類(lèi)似畫(huà)電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過(guò)程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開(kāi)展進(jìn)一步研究需要做的工作。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：rockjablew
對(duì)弓網(wǎng)故障的檢測(cè)在列車(chē)提速的今天顯得尤其重要，原始故障圖像數(shù)據(jù)量的巨大使實(shí)時(shí)存儲(chǔ)和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設(shè)計(jì)靈活、高速的卓越特性，逐漸成為許多應(yīng)用中首先器件，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 本文旨在研究并實(shí)現(xiàn)一種實(shí)時(shí)采集并對(duì)特定幀進(jìn)行壓縮傳輸?shù)姆椒āＭㄟ^(guò)采用可編程邏輯器件FPGA來(lái)實(shí)現(xiàn)整個(gè)采集、顯示、壓縮和傳輸，使系統(tǒng)具有可定制、高速度等優(yōu)點(diǎn)。 本文首先介紹了開(kāi)發(fā)硬件可編程邏輯門(mén)陣列FPGA及其開(kāi)發(fā)語(yǔ)言Veridlog，并介紹了FPGA的設(shè)計(jì)方法及開(kāi)發(fā)流程；接著介紹了PAL制視頻采集的相關(guān)知識(shí)及設(shè)計(jì)，其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；隨后介紹了JPEG標(biāo)準(zhǔn)，并根據(jù)故障檢測(cè)的特點(diǎn)，設(shè)計(jì)了針對(duì)灰度圖像壓縮的JPEG編碼器，設(shè)計(jì)中先分別對(duì)組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進(jìn)行了仿真測(cè)試，然后再對(duì)整個(gè)JPEG編碼器進(jìn)行了測(cè)試；最后設(shè)計(jì)了單幀視頻的SRAM緩存，并將緩存的源圖像采用本文設(shè)計(jì)的JPEG編碼器進(jìn)行壓縮，再設(shè)計(jì)一個(gè)僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機(jī)，在PC機(jī)上通過(guò)將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實(shí)現(xiàn)了整個(gè)采集壓縮系統(tǒng)，同時(shí)也進(jìn)一步驗(yàn)證了本文設(shè)計(jì)的灰度圖像JPEG編碼器的正確性。相信本文無(wú)論是對(duì)弓網(wǎng)故障的圖像檢測(cè)，還是對(duì)于JPEG編碼器的芯片設(shè)計(jì)都有一定的參考價(jià)值。
標(biāo)簽： FPGA JPEG 壓縮系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：cuiqiang
隨著電力電子變流技術(shù)的不斷發(fā)展，各種先進(jìn)的控制技術(shù)層出不窮。控制器也從過(guò)去的模擬電路時(shí)代逐漸進(jìn)入到全數(shù)字控制時(shí)代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在實(shí)現(xiàn)復(fù)雜算法時(shí)往往難以滿(mǎn)足系統(tǒng)要求的快速性與實(shí)時(shí)性的要求，F(xiàn)PGA的出現(xiàn)為解決這個(gè)問(wèn)題提供了一個(gè)新的方向。 本文首先對(duì)三相PWM整流器系統(tǒng)進(jìn)行了研究。在查閱大量國(guó)內(nèi)外文獻(xiàn)資料的基礎(chǔ)上，對(duì)整流器及其控制器的國(guó)內(nèi)外發(fā)展現(xiàn)狀及研究趨勢(shì)做了詳細(xì)的研究，并對(duì)課題研究的意義有了更深入的認(rèn)識(shí)。接下來(lái)對(duì)三相電壓型整流器的拓?fù)浣Y(jié)構(gòu)、數(shù)學(xué)模型、整流器的控制技術(shù)進(jìn)行了分析。文中所采用的滯環(huán)電流控制算法具有結(jié)構(gòu)簡(jiǎn)單，電流響應(yīng)速度快，不依賴(lài)系統(tǒng)參數(shù)，系統(tǒng)魯棒性好的特點(diǎn)。運(yùn)用matlab仿真軟件，對(duì)該控制方法進(jìn)行了仿真。然后對(duì)FPGA的發(fā)展歷程、應(yīng)用、分類(lèi)、開(kāi)發(fā)工具、語(yǔ)言等內(nèi)容進(jìn)行了介紹。最后對(duì)滯環(huán)控制算法進(jìn)行了模塊劃分，將其劃分為PI算法模塊，限幅與指令電流生成模塊，滯環(huán)比較模塊，PWM脈沖生成及死區(qū)保護(hù)模塊，AD控制及數(shù)據(jù)儲(chǔ)存模塊，并在Quartus II軟件環(huán)境下，使用VHDL語(yǔ)言通過(guò)編程實(shí)現(xiàn)模塊化設(shè)計(jì)。實(shí)踐證明，采用FPGA來(lái)實(shí)現(xiàn)PWM整流器控制算法是可行的。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：Ruzzcoy
差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個(gè)全面基于數(shù)字信號(hào)處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問(wèn)題，代表了當(dāng)前短波通信的一個(gè)重要發(fā)展方向。美國(guó)Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國(guó)對(duì)該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實(shí)際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對(duì)差分跳頻進(jìn)行了研究，用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。而且設(shè)計(jì)中盡量采用軟件無(wú)線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)，用軟件編程來(lái)實(shí)現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計(jì)方法中解放出來(lái)。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識(shí)別的實(shí)現(xiàn)方案。在頻率合成中，著重對(duì)DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真，找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識(shí)別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識(shí)別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。 設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識(shí)別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，以便能夠在所有廠家的FPGA芯片中移植。
上傳時(shí)間： 2013-07-22
上傳用戶(hù)：yezhihao
在航空航天，遙感測(cè)量，安全防衛(wèi)以及家用影視娛樂(lè)等領(lǐng)域，要求能及時(shí)保存高清晰度的視頻信號(hào)供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路，提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對(duì)處理器的要求非常高，一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專(zhuān)用視頻編解碼芯片MB86H51，實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入，實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體，能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤(pán)中。系統(tǒng)開(kāi)發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn)，使用的方法和程序設(shè)計(jì)。使用VHDL語(yǔ)言編程實(shí)現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM，并對(duì)設(shè)計(jì)元件模塊化，方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤(pán)讀寫(xiě)和SDRAM接口控制功能，實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對(duì)設(shè)計(jì)思路，調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式，分析設(shè)計(jì)過(guò)程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后，論文對(duì)系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案，并對(duì)與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標(biāo)簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-26
上傳用戶(hù)：shanml
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
