常模信號是一類非常重要的信號，而專門應用于常模信號的常模算法[1]具有復雜度較低、實現起來比較簡單、對陣列模型的偏差不敏感等顯著的優點。因此，常模算法引起了眾多學者的廣泛關注。近年來，常模算法在多用戶檢測領域[2]的研究越來越受到諸多學者的關注。不僅如此，常模算法在其他領域也是備受矚目，如常模算法在盲均衡以及波束形成等領域的應用也是目前研究的熱點。除此之外，常模算法已經不僅僅局限在應用于常模信號，也可應用于多模信號[3]等。 本文對常模算法在多用戶檢測領域的應用以及FPGA[4]實現作了較多的研究工作，共分六章進行闡述。第一章為緒論，介紹了論文相關背景和本文的結構；第二章首先對常模算法作了理論分析，并改進了傳統的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺上搭建了仿真平臺，分析了常模算法在多用戶檢測中的應用；第三章研究了相關文獻，簡單介紹了FPGA概念及其設計流程和設計方法，并對VerilogHDL以及Quartus軟件做了簡要介紹；第四章則詳細介紹了常模算法的FPGA實現，用一種基于統計數據的方法確定了數據位長及精度，提出了其實現的系統框圖，并詳細闡述了各主要模塊的設計與實現，同時給出了最后的報告文件以及最高數據處理速度；第五章則在MATLAB平臺和QuartuslI的基礎上搭建了一個仿真平臺，借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能，對不同的精度對系統性能的影響做了討論，也統計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結和對未來的展望。
上傳時間： 2013-06-23
上傳用戶：hzy5825468
隨著電力電子變流技術的不斷發展，各種先進的控制技術層出不窮。控制器也從過去的模擬電路時代逐漸進入到全數字控制時代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在實現復雜算法時往往難以滿足系統要求的快速性與實時性的要求，FPGA的出現為解決這個問題提供了一個新的方向。 本文首先對三相PWM整流器系統進行了研究。在查閱大量國內外文獻資料的基礎上，對整流器及其控制器的國內外發展現狀及研究趨勢做了詳細的研究，并對課題研究的意義有了更深入的認識。接下來對三相電壓型整流器的拓撲結構、數學模型、整流器的控制技術進行了分析。文中所采用的滯環電流控制算法具有結構簡單，電流響應速度快，不依賴系統參數，系統魯棒性好的特點。運用matlab仿真軟件，對該控制方法進行了仿真。然后對FPGA的發展歷程、應用、分類、開發工具、語言等內容進行了介紹。最后對滯環控制算法進行了模塊劃分，將其劃分為PI算法模塊，限幅與指令電流生成模塊，滯環比較模塊，PWM脈沖生成及死區保護模塊，AD控制及數據儲存模塊，并在Quartus II軟件環境下，使用VHDL語言通過編程實現模塊化設計。實踐證明，采用FPGA來實現PWM整流器控制算法是可行的。
上傳時間： 2013-04-24
上傳用戶：Ruzzcoy
現代家庭中單相供電的用電設備如電腦、電視機、冰箱等都具有非線性特性，都會產生諧波污染電網。本文針對這一現象研究了單相并聯電壓型有源電力濾波器（APF），設計了一個APF控制系統來產生與諧波電流大小相等方向相反的補償電流，并使補償電流實時地跟蹤諧波電流，從而消除諧波電流達到凈化電網。 本文對提出的APF控制系統從模擬和數字兩個方面進行了深入的研究。 首先，設計了APF的主電路結構，確定了系統中電感電容等元件參數，并根據仿真結果系統地分析了參數變化對系統補償效果的影響，然后根據補償效果選擇最佳的參數值。 其次，針對控制系統要求，選用適合系統的電流電壓PI雙環控制系統，通過參數優化后得到了控制器的最優參數，使控制效果達到最優。并從理論上詳細分析了無差拍控制算法。 最后，利用滯環比較原理制作了10KHz的三角波發生器，用于PWM調制電路。在對硬件描述語言以及FPGA設計流程深入理解的基礎上，利用Verilog語言實現了雙環PI控制器和PWM發生電路的數字化，使得有源電力濾波器補償精度提高，有更好的可修改性，可使用于很多不同的非線性負載。
上傳時間： 2013-07-27
上傳用戶：aa17807091
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調制技術是一種恒包絡調制技術，具有頻譜利用率高、頻譜特性好等特點，廣泛應用于衛星通信和移動通信領域。 論文以某型偵收設備中OQPSK解調器的全數字化為研究背景，設計并實現了基于FPGA的全數字OQPSK調制解調器，其中調制器主要用于仿真未知信號，作為測試信號源。論文研究了全數字OQPSK調制解調的基本算法，包括成形濾波器、NCO模型、載波恢復、定時恢復等；完成了整個調制解調算法的MATLAB仿真。在此基礎上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發環境下設計并實現了各個算法模塊，并在硬件平臺上加以實現。通過實際現場測試，實現了對所偵收信號的正確解調。論文還實現了解調器的百兆以太網接口，使得系統可以方便地將解調數據發送給計算機進行后續處理。
上傳時間： 2013-05-19
上傳用戶：zl123！@#
本文完成了一種高速高性能數字脈沖壓縮處理器的設計和FPGA實現，包括系統架構設計、方案論證及仿真、算法實現、結果的測試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達數字脈沖壓縮系統的主要研究內容，關鍵技術及其發展趨勢，然后介紹了數字脈沖壓縮系統設計與實現的要求，最后給出了本文的主要研究內容。 第二章敘述了線性調頻信號脈沖壓縮的基本原理，對系統設計的實現方法進行了實時性方面的論證，并基于MATLAB做了仿真分析。 第三章從數字系統結構化設計方面將本系統劃分為三個部分：輸入部分、脈壓計算部分、輸出部分，并在流程圖中對各部分所要實現的功能做了介紹。 第四章首先總結了數字脈沖壓縮的實現途徑；提出了基于自定制浮點數據格式和分時復用蝶型結構的數字脈沖壓縮系統設計思想，對其關鍵技術進行了深入的研究。 第五章對輸入輸出模塊的功能做了詳細的描述，設計了具體的結構和電路。 第六章針對系統的測試驗證，提出面向SOC的模塊驗證和系統軟硬協同驗證的驗證策略。通過Link for Modelsim工具，實現MATAB與Modelsim之間對VHDL代碼的聯合仿真測試，通過在線邏輯分析工具ChipScope，完成系統的片上測試，并分析系統的性能，證明系統的可實用性。滿足設計的要求。 本文研制的數字脈沖壓縮處理器具有動態范圍大、處理精度高、處理能力強、體積小、重量輕、實時性好的優點，為設計高性能的現代雷達信號處理系統提供了可靠的保證。
上傳時間： 2013-07-01
上傳用戶：lingduhanya
自適應濾波器是智能天線技術中核心部分-自適應波束成形器的關鍵技術，算法的高效穩定性及硬件時鐘速率的快慢是判斷波束成形器性能優劣的主要標準。 首先選取工程領域最常用的自適應橫向LMS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系，得到濾波器最佳自適應參數的方法。并分析了在平穩和非平穩環境噪聲下，濾波器的收斂速度、權系數穩定性、跟蹤輸入信號的能力和信噪比的改善等特性。 在分析梯度自適應格型算法的基礎上，提出利用最佳反射系數的收斂性和穩定性，得到了梯度自適應格型濾波器的定步長改進方法；并以改進的梯度自適應格型和線性組合器組成梯度自適應格型聯合處理算法，在同樣環境噪聲下，相比自適應橫向LMS算法，其各項性能指標都得到了極大地改善，而且有利于節省硬件資源。 設計了自適應橫向LMS濾波器和梯度自適應格型聯合處理濾波器的電路模型，并用馳豫超前技術對兩類濾波器進行了流水線優化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設計與仿真實現。并以FPGA實現的3節梯度自適應格型聯合處理器為核心，設計了一種TD-SCDMA系統的自適應波束成形器，分析表明可以很好地利用系統提供的參考信號對下行波束進行自適應成形。
上傳時間： 2013-07-16
上傳用戶：xyipie
數字濾波器是現代數字信號處理系統的重要組成部分之一。ⅡR數字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應用。 本文研究了ⅡR數字濾波器的常用設計方法，在分析各種ⅡR實現結構的基礎上，利用MATLAB針對并聯型結構的ⅡR數字濾波器做了多方面的仿真，從理論分析和仿真情況確定了所要設計的ⅡR數字濾波器的實現結構以及中間數據精度。然后基于FPGA的結構特點，研究了ⅡR數字濾波器的FPGA設計與實現，提出應用流水線技術和并行處理技術相結合的方式來提高ⅡR數字濾波器處理速度的方法，同時又從ⅡR數字濾波器的結構特性出發，提出利用ⅡR數字濾波器的分解技術來改善ⅡR濾波器的設計。在ⅡR實現方面，本文采用Verilog HDL語言編寫了相應的硬件實現程序，將內置SignalTap Ⅱ邏輯分析器的ⅡR設計下載到FPGA芯片，并利用Altera公司的SignalTap Ⅱ邏輯分析儀進行了定性測試，同時利用HP頻譜儀進行定性與定量的觀測，仿真與實驗測試結果表明設計方法正確有效。
上傳時間： 2013-04-24
上傳用戶：lmq0059
本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-04-24
上傳用戶：sz_hjbf
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現與現有和未來多種電臺的兼容，能最大限度的滿足了互聯互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現。 首先介紹了軟件無線電的基本概念以及其發展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現結構，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數學模型。 最后基于EP1S80開發平臺實現了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結果表明，該接收機能夠實現對中頻信號的正確接收，驗證了系統設計的可行性。
上傳時間： 2013-06-12
上傳用戶：qq521
當今的船用導航雷達具有數字化、多功能、高性能、多接口、網絡化。同時要求具有高可靠性、高集成度、低成本，信號處理單元的小型化，產品更新周期短。要同時滿足上述需求，高集成度的器件應用是必須的。同時開發周期要短，需求軟件的可移植性要強，并且是模塊化設計，現場可編程門陣列器件(FPGA)已經成為設計首選。 現場可編程門陣列是基于通過可編程互聯連接的可配置邏輯塊(CLB)矩陣的可編程半導體器件。與為特殊設計而定制的專用集成電路(ASIC)相對，FPGA可以針對所需的應用或功能要求進行編程。雖然具有一次性可編程(OTP)FPGA，但是主要是基于SRAM的，其可隨著設計的演化進行重編程。CLB是FPGA內的基本邏輯單元。實際數量和特性會依器件的不同而不同，但是每個CLB都包含一個由4或6個輸入、一些選型電路(多路復用器等)和觸發器組成的可配置開關矩陣。開關矩陣是高度靈活的，可以進行配置以便處理組合邏輯、移位寄存器或RAM。當今的FPGA已經遠遠超出了先前版本的基本性能，并且整合了常用功能(如RAM、時鐘管理和：DSP)的硬(ASIC型)塊。由于具有可編程特性，所以FPGA是眾多市場的理想之選。它高集成度，以及用于設計的強大軟件平臺、IP核、在線升級可滿足需求。 本文介紹了基于FPGA實現船用導航雷達數字信號處理的設計，這是一個具體的、已經完成并進行小批量生產的產品，對指導實踐具有一定意義。
上傳時間： 2013-04-24
上傳用戶：稀世之寶039
