基于FPGA流水線CPU控制器的設計與實現：在FPGA上設計并實現了一種具有MIPS風格的CPU硬布線控制器。
標簽： FPGA CPU MIPS 控制器
上傳時間： 2013-08-06
上傳用戶：qw12
FPGA和嵌入式處理器實現低成本智能顯示模塊,并帶有部分源程序
標簽： FPGA 嵌入式處理器 分 顯示模塊
上傳用戶：libinxny
FPGA 和ＭＣＵ的并口通信 及ＭＣＵ和Ｅ２ＰＲＯＭ(FM25H20)SPI通信 \r\n 功能：ＦＰＧＡ對ＭＣＵ的寫（ＦＰＧＡ發給ＭＣＵ的地址是寫進Ｅ２ＰＲＯＭ的地址 ，Ｅ２ＰＲＯＭ中的數據是 ＦＰＧＡ發送的數據。）\r\n ＦＰＧＡ對ＭＣＵ的讀（ＦＰＧＡ讀取它發給ＭＣＵ在Ｅ２ＰＲＯＭ中存取的數據）\r\n 程序和圖見附件 懇請高手指導 小弟急啊！
標簽： MCU E2PROM FPGA 25H
上傳時間： 2013-08-15
上傳用戶：h886166
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現。采用了狀態機和流水線技術，使得在面積和速度上達到最佳優化；添加了輸入和輸出接口的設計以增強該算法應用的靈活性。各模塊均用硬件描述語言實現，最終下載到FPGA芯片Stratix EP1S25F780C5中。
標簽： 3DES FPGA 加密算法 算法
上傳時間： 2013-08-20
上傳用戶：HGH77P99
USB、串口、并口是PC機和外設進行通訊的常用接口，但對于數據量大的圖像來說，若利用串行RS-232協議進行數據采集，速度不能達到圖像數據采集所需的要求；而用USB進行數據采集，雖能滿足所需速度，但要求外設必須支持USB協議，而USB協議與常用工程軟件的接口還不普及，給使用帶來困難。有些用戶為了利用標準并行口(SPP)進行數據采集，但SPP協議的150kb/s傳輸率對于圖像數據采集，同樣顯得太低。因此,為了采集數據量大的圖像數據,本文采用了具有較高傳輸速率的增強型并行口協議(EPP)和FPGA，實現對OV
標簽： USB PC機 串口 并口
上傳時間： 2013-08-31
上傳用戶：wsf950131
采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來
標簽： Verilog FPGA 語言 控制
上傳時間： 2013-09-01
上傳用戶：喵米米米
并口epp模式下與fpga通信例子，附源碼
標簽： fpga epp 并口 模式
上傳時間： 2013-09-03
上傳用戶：caiqinlin
JTAG CPLD實現源代碼，比用簡單并口調試器快5倍以上。\r\n以前總覺得簡單的并口jtag板速度太慢，特別是調試bootloader的時候，簡直難以忍受。最近沒什么事情，于是補習了幾天vhdl，用cpld實現了一個快速的jtag轉換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測試，以前寫50k的文件用時5分鐘，現在則是50秒左右。tck的頻率還可以加倍，但是不太穩定，而且速度的瓶頸已經不在tck這里，而在通訊上面了。\r\n
標簽： JTAG CPLD 源代碼
上傳時間： 2013-09-04
上傳用戶：LANCE
PROTEL練習例子（電路圖和PCB版圖并有詳細介紹）
標簽： PROTEL PCB 電路圖 版圖
上傳時間： 2013-09-14
上傳用戶：nanfeicui
液晶顯示例子,晶振頻率Fosc=8MHz,內有仿真文件
標簽： Fosc MHz 液晶顯示 晶振
上傳時間： 2013-09-25
上傳用戶：781354052
蟲蟲下載站版權所有 京ICP備2021023401號-1
<bdo id="8oey2"></bdo>
<input id="8oey2"></input>
