陷波器是無限沖擊響應(IIR)數字濾波器,該濾波器可以用以下常系數線性差分方程表示:ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中: x(n)和y(n)分別為輸人和輸出信號序列;和為濾波器系數。 iaib對式(1)兩邊進行z變換,得到數字濾波器的傳遞函數為: ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中:和分別為傳遞函數的零點和極點。 izip由傳遞函數的零點和極點可以大致繪出頻率響應圖。在零點處,頻率響應出現極小值;在極點處,頻率響應出現極大值。因此可以根據所需頻率響應配置零點和極點,然后反向設計帶陷數字濾波器。考慮一種特殊情況,若零點在第1象限單位圓上,極點在單位圓內靠近零點的徑向上。為了防止濾波器系數出現復數,必須在z平面第4象限對稱位置配置相應的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器,在頻率ωo處出現凹陷。而把極點設置在零的的徑向上距圓點的距離為l-μ處,陷波器的傳遞函數為: ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小,極點越靠近單位圓,則頻率響應曲線凹陷越深,凹陷的寬度也越窄。當需要消除窄帶干擾而不能對其他頻率有衰減時,陷波器是一種去除窄帶干擾的理想數字濾波器。當要對幾個頻率同時進行帶陷濾波時,可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子:設有一個輸入,它
上傳時間: 2013-10-18
上傳用戶:uuuuuuu
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間: 2013-11-19
上傳用戶:yyyyyyyyyy
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間: 2013-11-06
上傳用戶:smallfish
基于以太網的組播速率較低,無法滿足實時系統,且無擁塞控制機制,易出現丟包、亂序等現象;同時,基于以太網組播的應用程序不能直接移植到反射內存網。針對上述問題,提出了一種基于反射內存網的組播實現方案,將組播技術與反射內存網技術相結合,實現了參與組播的各節點間的高速通信。該方案的實現,不僅提高了節點間的通信的可靠性,還提高了基于以太網組播的應用程序的可移植性。
上傳時間: 2013-10-10
上傳用戶:skfreeman
容遲/容延網絡(Delay Tolerant Network/DTN)泛指由于節點移動、能量管理、調度等原因而出現頻繁中斷、甚至長時間處于中斷狀態的一類網絡。針對DTN具有的時延高、割裂頻繁、節點能量受限、以及節點移動性等特點,通過對DTN中基于復制策略的單播路由策略進行分類和比較,提出了如何優化DTN單播路由算法、提高網絡傳輸率的建議。
上傳時間: 2013-11-24
上傳用戶:xiaojie
多播通信這種兼顧了廣播通信與單播通信兩者優點的通信模式,已經被越來越多地應用于平面網絡業務之中。首先討論了面向源節點的多播路由策略。在分析傳統多播路由算法中最佳鏈路選擇函數的基礎上,提出了一個新的最佳路由模型和QMRI算法,該算法成功地解決了網絡中多播節點動態變化時的QOS路由選擇問題。
上傳時間: 2013-12-06
上傳用戶:sjw920325
ZigBee2007系統-多跳組播
上傳時間: 2013-11-13
上傳用戶:a67818601
為了在小型音樂廣播系統中實現對10路發射信號傳輸頻點的控制和對音樂類型數據的接收及存儲,提出了一種基于ATmega16單片機和BH1415F調頻芯片的播控端軟件設計方案并給出了調試仿真方法。該方案中采用ATmega16單片機從I2C主設備接收音樂類型數據、頻點控制數據,并且將頻點控制數據處理后,轉發給BH1415調頻芯片,實現頻點控制;將音樂類型數據存儲起來,供語音錄放模塊控制播放順序用。調試仿真和實際應用結果表明,本方案可正確控制調制頻點,高效接收和存儲音樂類型數據。
上傳時間: 2013-10-17
上傳用戶:1037540470
提出一種在接收端結合最大比合并的發送天線選擇新算法。該算法中,發送端從N個可用天線中選擇信道增益最佳的L個天線,而接收端不進行天線選擇并進行最大比合并(MRC)。并對該算法在準靜態瑞利衰落信道的成對差錯(PEP)性能進行了深入地分析。理論分析和仿真試驗證明。盡管發送端天線選擇對MIMO系統的分級階數會造成一定程度的損傷,但同不進行天線選擇O‘M)相比,應用該算法仍能獲得較大的分級增益,并能明顯提高相同頻譜效率和相同分集階效條件下空時碼的性能。
上傳時間: 2013-10-11
上傳用戶:a296386173
買的開發板上帶的52個應用于實物的程序,希望對大家有幫助
上傳時間: 2013-11-04
上傳用戶:xymbian