功放的喇叭延時保護電路
標簽： 延時保護電路 pcb
上傳時間： 2022-06-10
上傳用戶：1208020161
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片?，F在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
標簽： FPGA 全數字 延時
上傳時間： 2013-06-10
上傳用戶：yd19890720
GBT 16915.4-2003 家用和類似用途固定電氣裝置的開關 第2部分：特殊要求 第3節：延時開關.doc
標簽： 16915.4 2003 GBT
上傳時間： 2013-04-15
上傳用戶：eeworm
用C51編寫單片機延時函數 ，測試和計算了一些已有的延時函數。
標簽： C51 編寫 單片機
上傳時間： 2013-07-02
上傳用戶：西伯利亞狼
單片機延時計算小工具，非常實用的，希望對單片機開發的學習者有用。
標簽： 單片機 延時計算 程序
上傳時間： 2013-05-19
上傳用戶：
能精確計算C語言延時程序中延時時間的小工具
標簽： 計算 C語言 延時程序 延時
上傳時間： 2013-07-29
上傳用戶：357739060
WinAVR中自帶的延時函數說明 WinAVR中自帶的延時函數說明
標簽： WinAVR 延時函數
上傳時間： 2013-06-14
上傳用戶：Late_Li
串入式聲音延時開關的制作
標簽： 聲音延時開關
上傳時間： 2013-10-29
上傳用戶：392210346
延時控制
標簽： 延時控制
上傳時間： 2013-11-19
上傳用戶：如果你也聽說
單路帶數碼管可編程可調節延時模塊
標簽： 數碼管 可編程 延時 調節
上傳時間： 2013-10-07
上傳用戶：hbsunhui
蟲蟲下載站版權所有 京ICP備2021023401號-1
