altera Quartus II FSM使用 可設(shè)定時(shí)間波形，手動(dòng)調(diào)整波形頻率。 (含電路)
標(biāo)簽： Quartus altera FSM II
上傳時(shí)間： 2016-02-13
上傳用戶：kbnswdifs
提出了歐氏算法和IDFT相結(jié)合的RS碼流式解碼方案,并在FPGA芯片上予以實(shí)現(xiàn)。計(jì)算機(jī)仿真和實(shí)測(cè)表明,該方案在GF(28)的符號(hào)速率可達(dá)50MHz以上,最大延時(shí)為640ns,滿足了高速寬帶無(wú)線接入網(wǎng)中抗干擾編譯碼的需求。
上傳時(shí)間： 2013-12-08
上傳用戶：yulg
這是一個(gè)關(guān)于PSO與PID相結(jié)合起來(lái)的一個(gè)程序,其主要用于它的延時(shí)用.
上傳時(shí)間： 2014-11-29
上傳用戶：784533221
網(wǎng)上都說(shuō)單片機(jī)延時(shí)不好，我下了一個(gè)單片機(jī)精確延時(shí)程序，和大家分享。
上傳時(shí)間： 2014-08-09
上傳用戶：zhoujunzhen
16BIT的跑馬燈由快變賣由蔓變快
上傳時(shí)間： 2016-02-27
上傳用戶：lunshaomo
s3c44b0三星提供的讀寫eeprom的代碼要使用中斷,而且會(huì)在中斷內(nèi)延時(shí),會(huì)影響cpu的響應(yīng)速度。這個(gè)源碼是不用中斷的s3c44b0讀寫eeprom方法。
標(biāo)簽： s3c44b0 eeprom 中斷 cpu
上傳時(shí)間： 2013-11-27
上傳用戶：壞天使kk
檔名 : 網(wǎng)路暗棋.zip 下載數(shù):45 檔案大小:198945 Bytes 上傳時(shí)間:2006-01-12 02:25
標(biāo)簽： 198945 Bytes 2006 zip
上傳時(shí)間： 2013-12-24
上傳用戶：小寶愛(ài)考拉
此版本為V1.0 具有版主公告 破壞性語(yǔ)法不得留言 留言時(shí)可選擇悄悄話功能 版主帳號(hào)支援中文不需使用英文帳號(hào) 隱藏留言者的IP 線上編輯CSS系統(tǒng) 線上編輯版主公告 線上編輯留言版設(shè)定不需要在更改CGI本身系統(tǒng) 使用超連結(jié)http mail 自動(dòng)轉(zhuǎn)成連結(jié)不需在使用語(yǔ)法 大致上的功能因該有的都有，如不夠的話可以自行增加!
上傳時(shí)間： 2016-03-04
上傳用戶：15071087253
大延?xùn)|輝系列儀表串行通訊協(xié)議為多種儀表所兼容,此代碼包是測(cè)試?yán)?稍加修改即可使用到具體數(shù)據(jù)采集應(yīng)用中去.
上傳時(shí)間： 2014-12-21
上傳用戶：wpwpwlxwlx
VerilogHDL設(shè)計(jì)的具有傳感器探測(cè)主、支路車流量以控制燈延時(shí)的交通燈
標(biāo)簽： VerilogHDL 傳感器 交通燈 探測(cè)
上傳時(shí)間： 2016-03-12
上傳用戶：wang5829
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="meaus"></strike>