用于檢測兩個信號的延時情況,應用方面非常廣泛
標簽： 用于檢測 信號 延時 方面
上傳時間： 2014-11-14
上傳用戶：love1314
帶加權的尋路算法演示(DELPHI源碼) 關于A*尋路算法的代碼在網上有很多，但用DELPHI的比較少，本人花了一天時間找到這個，代碼和界面都比較精煉，于是在關鍵處作了中文注釋，但愿對朋友們有用。
標簽： DELPHI 算法 加權 代碼
上傳時間： 2014-01-01
上傳用戶：han_zh
Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
標簽： Verilog HDL 語言 編寫
上傳時間： 2015-07-18
上傳用戶：yulg
在屏保下也可重啟電腦,在屏保下也可重啟電腦。
標簽： 屏保 電腦
上傳時間： 2013-12-18
上傳用戶：xmsmh
K條路 算法 計算最短路徑 CVC8
標簽： CVC8 算法 最短路徑 計算
上傳時間： 2015-07-19
上傳用戶：ma1301115706
一個用VerilogHDL語言編寫的多路解復用器
標簽： VerilogHDL 語言 編寫 多路
上傳時間： 2013-12-16
上傳用戶：yph853211
一個8路鍵盤源程序，很簡單的，沒有用編碼，比較經典好用！
標簽： 8路 鍵盤 源程序
上傳時間： 2014-12-03
上傳用戶：onewq
求取系統的絕對幅度響應、相對的db值幅度響應、相位響應和群延時響應的函數 ％ ％db為相對振幅(dB) ％mag為絕對振幅 ％pha為相位響應 ％grd為群延時 ％w為頻率樣本點向量 ％b為Ha(z)分子多項式系數(對FIR而言，b=h) ％a為Hz(z)分母多項式系數(對FIR而言，a=1) ％
標簽： mag grd pha 幅度
上傳時間： 2014-01-21
上傳用戶：ryb
這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數字時鐘.
標簽： CPLD VHDL BCD 開發板
上傳時間： 2015-07-23
上傳用戶：李夢晗
AT89c52單片機六路搶答器匯編語言文件
標簽： 89c c52 AT 89
上傳時間： 2015-07-24
上傳用戶：zgu489
蟲蟲下載站版權所有 京ICP備2021023401號-1
