欧美三区视频,久久人人爽人人,亚洲国产精品91

延長(zhǎng)器

基于FPGA的逆變器的研制

現(xiàn)場(chǎng)可編程門陣列器件(FPGA)是一種新型集成電路，可以將眾多的控制功能模塊集成為一體，具有集成度高、實(shí)用性強(qiáng)、高性價(jià)比、便于開(kāi)發(fā)等優(yōu)點(diǎn)，因而具有廣泛的應(yīng)用前景。單相全橋逆變器是逆變器的一種基本拓?fù)浣Y(jié)構(gòu)，對(duì)它的研究可以為三相逆變器研究提供參考，因此對(duì)單相全橋逆變器的分析有著重要的意義。本文研制了一種基于FPGA的SPWM數(shù)字控制器，并將其應(yīng)用于單相逆變器進(jìn)行了試驗(yàn)研究。主要研究?jī)?nèi)容包括：SPWM數(shù)字控制系統(tǒng)軟件設(shè)計(jì)以及逆變器硬件電路設(shè)計(jì)，并對(duì)試驗(yàn)中發(fā)現(xiàn)的問(wèn)題進(jìn)行了深入分析，提出了相應(yīng)的解決方案和減小波形失真的措施。在硬件設(shè)計(jì)方面，首先對(duì)雙極性／單極性正弦脈寬調(diào)制技術(shù)進(jìn)行分析，選用適合高頻設(shè)計(jì)的雙極性調(diào)制。其次，詳細(xì)分析死區(qū)效應(yīng)，采用通過(guò)判斷輸出電壓電流之間的相位角預(yù)測(cè)橋臂電流極性方向，超前補(bǔ)償波形失真的方案。最后，采用電壓反饋實(shí)時(shí)檢測(cè)技術(shù)，對(duì)PWM進(jìn)行動(dòng)態(tài)調(diào)整。在控制系統(tǒng)軟件設(shè)計(jì)方面，采用FPGA自上而下的設(shè)計(jì)方法，對(duì)其控制系統(tǒng)進(jìn)行了功能劃分，完成了DDS標(biāo)準(zhǔn)正弦波發(fā)生器、三角波發(fā)生器、SPWM產(chǎn)生器以及加入死區(qū)補(bǔ)償?shù)腜WM發(fā)生器、電流極性判斷(零點(diǎn)判斷模塊和延時(shí)模塊)和反饋等模塊的設(shè)計(jì)。針對(duì)仿真和實(shí)驗(yàn)中的毛刺現(xiàn)象，分析其產(chǎn)生機(jī)理，給出常用的解決措施，改進(jìn)了系統(tǒng)性能。

標(biāo)簽： FPGA 逆變器

上傳時(shí)間： 2013-07-06

上傳用戶：66666
基于FPGA的Turbo碼編譯碼器研究與實(shí)現(xiàn)

本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的編譯碼算法和用硬件語(yǔ)言將其實(shí)現(xiàn)進(jìn)行了深入的研究。首先，在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對(duì)標(biāo)準(zhǔn)中給定的幀長(zhǎng)、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計(jì)中，采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法，權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來(lái)實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊，分別闡述了實(shí)現(xiàn)過(guò)程。然后，基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺(tái)，與用Matlab語(yǔ)言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計(jì)的功能驗(yàn)證。最后，研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù)，如滑動(dòng)窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì)，將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開(kāi)發(fā)環(huán)境中針對(duì)目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時(shí)延和存儲(chǔ)器面積從而降低功耗。

標(biāo)簽： Turbo FPGA 編譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶：haohaoxuexi
新型并行Turbo編譯碼器的FPGA實(shí)現(xiàn)

可靠通信要求消息從信源到信宿盡量無(wú)誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來(lái)，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問(wèn)題。本論文的主要工作是通過(guò)硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問(wèn)存儲(chǔ)器沖突的問(wèn)題。本論文在現(xiàn)場(chǎng)可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開(kāi)發(fā)板。該開(kāi)發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開(kāi)發(fā)板運(yùn)行正確、有效且可靠。本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開(kāi)發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。

標(biāo)簽： Turbo FPGA 并行編譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶：ziyu_job1234
基于FPGA的無(wú)線信道仿真器設(shè)計(jì)與實(shí)現(xiàn)

隨著人們對(duì)無(wú)線通信需求和質(zhì)量的要求越來(lái)越高，無(wú)線通信設(shè)備的研發(fā)也變得越來(lái)越復(fù)雜，系統(tǒng)測(cè)試在整個(gè)設(shè)備研發(fā)過(guò)程中所占的比重也越來(lái)越大。為了能夠盡快縮短研發(fā)周期，測(cè)試人員需要在實(shí)驗(yàn)室模擬出無(wú)線信道的各種傳播特性，以便對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測(cè)試。無(wú)線信道仿真器是進(jìn)行無(wú)線通信系統(tǒng)硬件調(diào)試與測(cè)試不可或缺的儀器之一。本文設(shè)計(jì)的無(wú)線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過(guò)對(duì)每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無(wú)線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測(cè)試之后，上行數(shù)據(jù)在CPU的控制下通過(guò)信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測(cè)試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。首先，本文研究了3GPP TS 25.141協(xié)議中對(duì)通信設(shè)備測(cè)試的要求和無(wú)線信道自身的特點(diǎn)，完成了對(duì)無(wú)線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。其次，針對(duì)FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過(guò)程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級(jí)代碼的開(kāi)發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。最后，在完成無(wú)線信道仿真器的硬件設(shè)計(jì)之后，對(duì)無(wú)線信道仿真器的測(cè)試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對(duì)不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測(cè)試，單天線和多天線的測(cè)試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。

標(biāo)簽： FPGA 無(wú)線信道仿真器

上傳時(shí)間： 2013-04-24

上傳用戶：小楊高1
卷積Turbo碼編譯碼器FPGA實(shí)現(xiàn)

卷積Turbo碼因其優(yōu)異的糾錯(cuò)性能越來(lái)越受人門的關(guān)注，而編碼器和譯碼器是編碼理論實(shí)際應(yīng)用的重點(diǎn)和難點(diǎn)。論文根據(jù)IEEE802.16e標(biāo)準(zhǔn)，以低時(shí)延、高吞吐量、支持高時(shí)鐘頻率、參數(shù)可配置為目標(biāo)，對(duì)卷積Turbo碼編碼器和譯碼器的FPG...

標(biāo)簽： Turbo FPGA 卷積編譯碼器

上傳時(shí)間： 2013-05-19

上傳用戶：cuibaigao
高電壓降壓型轉(zhuǎn)換器驅(qū)動(dòng)高功率LED

凌力爾特公司提供了一個(gè)規(guī)模龐大且不斷成長(zhǎng)的高電壓 DC/DC 轉(zhuǎn)換器繫列，這些器件是專為驅(qū)動(dòng)高功率 LED 而設(shè)計(jì)的。

標(biāo)簽： LED 高電壓降壓型轉(zhuǎn)換器驅(qū)動(dòng)高功率

上傳時(shí)間： 2013-11-12

上傳用戶：playboys0
基于MSP430單片機(jī)的智能調(diào)光器

摘要：提出了一種基于MSP430系列單片機(jī)的新型智能調(diào)光器，設(shè)計(jì)了一個(gè)簡(jiǎn)單可靠的穩(wěn)壓電路和過(guò)零采樣電路，在調(diào)光器上實(shí)現(xiàn)了延時(shí)關(guān)閉、斷電狀態(tài)記憶等功能。最后進(jìn)行了調(diào)光器的溫度測(cè)試，檢驗(yàn)了調(diào)光器的可實(shí)用性。關(guān)鍵詞：MSP430；可控硅；智能調(diào)光器

標(biāo)簽： MSP 430 單片機(jī) 智能調(diào)光

上傳時(shí)間： 2013-12-29

上傳用戶：zhengjian
單片機(jī)用TTL/RS-485/RS-422轉(zhuǎn)換器

一、用途D485C型單片機(jī)用TTL/RS-485/RS-422轉(zhuǎn)換器用于將單片機(jī)的RS-232串行口（TTL電平）轉(zhuǎn)換成RS-485或者RS-422電平，可以將單片機(jī)串行口的通信距離延長(zhǎng)至1200m以上（9600bps時(shí)），可以用于單片機(jī)之間、單片機(jī)與PC機(jī)之間構(gòu)成遠(yuǎn)程多機(jī)通信網(wǎng)絡(luò)。二、硬件安裝D485C型轉(zhuǎn)換器外形為DB-9/DB-9轉(zhuǎn)接盒大小，其中DB-9（孔座）一端接單片機(jī)的RS-232串行口（只用到RXD、TXD、GND）以及+5V電源。DB-9針座為轉(zhuǎn)換后的RS-485、RS-422信號(hào)。三、軟件說(shuō)明本產(chǎn)品均無(wú)需任何初始化設(shè)置！無(wú)須收發(fā)轉(zhuǎn)換控制信號(hào)！只用到單片機(jī)RS-232串行口的RXD（收）、TXD（發(fā)）、GND（地）信號(hào)，加上獨(dú)有的內(nèi)部零延時(shí)自動(dòng)收發(fā)轉(zhuǎn)換技術(shù)，確保適合所有軟件！四、性能說(shuō)明D485C型轉(zhuǎn)換器需外接5V電源，最高速率115.2Kbps。外接電源要求：電壓5V±0.5V，電流>10mA。五、D485C的外形圖、引腳分配D485C作為TTL/RS-485轉(zhuǎn)換器（注意跳線短接位置）

標(biāo)簽： RS TTL 485 422

上傳時(shí)間： 2013-12-26

上傳用戶：獨(dú)孤求源
PCA9516 I2C中繼器

PCA9516 是一款基于BICMOS 工藝的I2C/SMBus 總線中繼器。PCA9516 保持I2C 總線系統(tǒng)所有的模式與特性的同時(shí)，允許擴(kuò)展I2C/時(shí)鐘總線和連接5 條最大容限為400pF 電容的總線。當(dāng)I2C 總線上有400pF 的電容時(shí)，總線長(zhǎng)度和器件的數(shù)量都會(huì)被限制。系統(tǒng)設(shè)計(jì)者把總線分成五部分，各部分之間的傳輸只有一個(gè)復(fù)用器的延時(shí)。

標(biāo)簽： 9516 PCA I2C 中繼器

上傳時(shí)間： 2013-11-13

上傳用戶：75119158
定時(shí)器/計(jì)數(shù)器基礎(chǔ)

15-1.實(shí)現(xiàn)定時(shí)的方法15-2.定時(shí)器/計(jì)數(shù)器的結(jié)構(gòu)和工作原理 15-3.定時(shí)器/計(jì)數(shù)器的控制15-4.定時(shí)器/計(jì)數(shù)器的工作方式 15-5.定時(shí)器/計(jì)數(shù)器應(yīng)用軟件定時(shí)軟件延時(shí)不占用硬件資源，但占用了CPU時(shí)間，降低了CPU的利用率。例如延時(shí)程序。采用時(shí)基電路定時(shí)例如采用555電路，外接必要的元器件（電阻和電容），即可構(gòu)成硬件定時(shí)電路。但在硬件連接好以后，定時(shí)值與定時(shí)范圍不能由軟件進(jìn)行控制和修改，即不可編程，且定時(shí)時(shí)間容易漂移。可編程定時(shí)器定時(shí)最方便的辦法是利用單片機(jī)內(nèi)部的定時(shí)器/計(jì)數(shù)器。結(jié)合了軟件定時(shí)精確和硬件定時(shí)電路獨(dú)立的特點(diǎn)。定時(shí)器/計(jì)數(shù)器的結(jié)構(gòu) 定時(shí)器/計(jì)數(shù)器的實(shí)質(zhì)是加1計(jì)數(shù)器（16位），由高8位和低8位兩個(gè)寄存器組成。TMOD是定時(shí)器/計(jì)數(shù)器的工作方式寄存器，確定工作方式和功能；TCON是控制寄存器，控制T0、T1的啟動(dòng)和停止及設(shè)置溢出標(biāo)志。

標(biāo)簽： 定時(shí)器計(jì)數(shù)器

上傳時(shí)間： 2014-12-28

上傳用戶：rnsfing