pyformat.zip包中有兩個文件夾，pyformat_src文件夾里的為源代碼，pyformat_dist文件夾里的為編譯后的exe可執(zhí)行程序，另外每個文件夾里都放了一個名為“testfile.txt”的測試文件。 源碼使用方法示例：執(zhí)行"python pyformat.py testfile.txt"。 可執(zhí)行程序使用方法示例：執(zhí)行“pyformat testfile.txt”。 即可把文件名中的不帶調(diào)拼音+聲調(diào)記號轉(zhuǎn)化為帶調(diào)拼音輸出到stdout。文件名可以有多個。 例如：輸入wo3 shi4 zhong1 guo2 ren2. 輸出為wǒ shì zhōng guó rén. zho1ng、zhon1g、zhong1、zhong12341等均輸出為zhōng。
上傳時間： 2015-11-26
上傳用戶：1427796291
GBT 16915.4-2003 家用和類似用途固定電氣裝置的開關(guān) 第2部分：特殊要求 第3節(jié)：延時開關(guān).doc
上傳時間： 2013-04-15
上傳用戶：eeworm
LED產(chǎn)業(yè)長期發(fā)展仍看好
標(biāo)簽： LED
上傳時間： 2013-04-15
上傳用戶：eeworm
無線供電、充電模塊
上傳時間： 2013-06-07
上傳用戶：eeworm
專輯類-實(shí)用電子技術(shù)專輯-385冊-3.609G 無線供電、充電模塊.pdf
上傳時間： 2013-07-18
上傳用戶：15071087253
New-尚未歸類-412冊-8.64G LED產(chǎn)業(yè)長期發(fā)展仍看好.pdf
標(biāo)簽： LED
上傳時間： 2013-07-03
上傳用戶：元宵漢堡包
用C51編寫單片機(jī)延時函數(shù) ，測試和計(jì)算了一些已有的延時函數(shù)。
上傳時間： 2013-07-02
上傳用戶：西伯利亞狼
單片機(jī)延時計(jì)算小工具，非常實(shí)用的，希望對單片機(jī)開發(fā)的學(xué)習(xí)者有用。
上傳時間： 2013-05-19
上傳用戶：
現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)。雖然用模擬的方法實(shí)現(xiàn)的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設(shè)計(jì)難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實(shí)現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對全數(shù)字延時鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計(jì)，在此基礎(chǔ)上設(shè)計(jì)出具有自主知識產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設(shè)計(jì)、晶體管級電路設(shè)計(jì)和仿真以及最后對設(shè)計(jì)好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計(jì)出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識產(chǎn)權(quán)的FPGA奠定了堅(jiān)實(shí)的基礎(chǔ)。 本文先簡要介紹FPGA及其時鐘管理技術(shù)的發(fā)展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計(jì)考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計(jì)。最后對DLL整體電路進(jìn)行整體仿真分析，驗(yàn)證電路功能，得出應(yīng)用參數(shù)。在設(shè)計(jì)中，用Verilog-XL對部分電路進(jìn)行數(shù)字仿真，Spectre對進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計(jì)采用TSMC0.18μmCMOS工藝庫建模，設(shè)計(jì)出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達(dá)到了國外同類產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計(jì)，可以實(shí)現(xiàn)時鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
能精確計(jì)算C語言延時程序中延時時間的小工具
上傳時間： 2013-07-29
上傳用戶：357739060
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
