現(xiàn)代IC設計中，隨著設計規(guī)模的擴大和復雜度的增長，驗證成為最嚴峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設計中，很難用單一的驗證方法來對復雜芯片進行有效的驗證，為了將設計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結(jié)合起來。 在64位全定制嵌入式CPU設計過程中，使用了多種驗證技術和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設計正確的可靠性。 論文首先介紹了64位CPU的結(jié)構(gòu)，結(jié)合選用的Xilinx的Virtex
標簽：
FPGA
CPU
上傳時間：
2013-04-24
上傳用戶：003030
