設(shè)計并調(diào)試好一個VGA彩條信號發(fā)生器，并用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)（擬采用的實(shí)驗(yàn)芯片的型號可選Altera的MAX7000系列的 EPM7128 CPLD ，F(xiàn)LEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）進(jìn)行硬件驗(yàn)證。
設(shè)計思路
由系統(tǒng)提供的時鐘源引入掃描信號，根據(jù)VGA彩色顯示器的工作原理，設(shè)計出各種顏色編碼和行場掃描信號。將并口線從計算機(jī)并口與CPLD/FPGA適配板連接好，然后將VGA接口與彩色顯示器連接好，彩條信號就可以在顯示器中產(chǎn)生，通過按鍵可以改變產(chǎn)生彩條的方式，共六種彩條信號，兩種橫彩條，兩種豎彩條，兩種棋盤格。本實(shí)驗(yàn)運(yùn)用層次化設(shè)計出VGA彩條信號發(fā)生器，由行場信號模塊模塊和彩條信號發(fā)生模塊構(gòu)成，彩條信號發(fā)生器的頂層原理圖如圖10.7 所示.
標(biāo)簽：
VGA
調(diào)試
信號發(fā)生器
上傳時間：
2016-12-27
上傳用戶：manking0408
