xilinx設計并完成一個10位的D/F轉換器，輸入的數字量分別由按鍵K1,K2來調節，其中K1完成加1功能，而K2則完成減1功能，并把轉換的結構西哦女冠到BUZZ蜂鳴器上。
上傳時間： 2013-12-08
上傳用戶：yoleeson
中芯通訊Z32-U FLASH 32位控制器詳細文檔
上傳時間： 2014-01-15
上傳用戶：songrui
編寫具有如下原型的函數：int f(unsigned long x, int n, int& Lxn) 它負責將整數x的第n位（從左邊數第n位，n>0）的數值放到引用Lxn之中（將作為結果返回到主調函數的對應實參變量中），并將倒數第n位（從右邊數第n位，n>0）的數值作為函數結果返回去。并編制主函數對它進行調用以驗證其正確性。 例如，當x=123456789，n=7時，執行語句“Rxn=f(x, n, Lxn) ”將使返回的Lxn為7，并使Rxn變為3；而執行語句“Rxn=f(12345, 6, Lxn) ”將使Lxn與Rxn都變為為0（超出數的“長度”即總位數時返回0）。
上傳時間： 2017-01-02
上傳用戶：s363994250
開發環境 KEIl 用4*4鍵盤組成0~9,確認,取消,共12個數字按鍵,用6位7段數碼管組成顯示電路,加電后,顯示888888,輸入密碼時,會逐位顯示F,密碼輸入過程中有錯,可以按取消鍵再重新輸入,當輸入完畢后安確認鍵,輸入密碼就會和程序內部密碼對比,正確綠燈就會亮,否則紅燈會亮. 密碼是:
上傳時間： 2014-01-21
上傳用戶：coeus
飛利浦的LPC2103的實驗二：四位數碼管動態顯示0~F，分四次顯示。編譯環境為：keil3和proteus7，仿真通過。
上傳時間： 2014-11-12
上傳用戶：thinode
ATmaga128單片機數碼管顯示程序 可以在任意位顯示（0到f）的任意數字字符
上傳時間： 2017-06-02
上傳用戶：wfl_yy
用定時器以間隔500MS在6位數碼管上依次顯示0、1、2、3….C、D、E、F，重復。
上傳時間： 2017-07-10
上傳用戶：siguazgb
該文針對汽輪發電機定子在空冷及蒸發冷卻條件下的溫度分布進行了仿真計算和實驗研究.在仿真方面，對仿真的數值分析方法進行了研究，建立了三維熱傳導模型，分析討論了溫度場計算過程中邊界條件的計算和設置.對三種不同絕緣結構的定子試件，在不同的工況下，進行了溫度場仿真計算.在空冷條件下，進行了三維溫度場仿真，得到了多組曲線，獲得了不同電流密度、不同絕緣結構、不同風速情況下，定子鐵芯和繞組絕緣表面的溫度分布.在蒸發冷卻條件下，對定子進行了二維溫度場的仿真計算，并分析了冷卻介質F-113的不同液位高度對定子溫度分布的影響.在實驗方面，建立了不銹鋼套筒模型，在空冷條件下，測得了不同風速時定子表面的溫升數據，分析了風速、絕緣厚度、以及電流密度對定子溫度場的影響.在蒸發冷卻條件下，測得了定子的溫度分布，并與空冷的數據進行了對比，可以看出在大電流密度條件下，蒸發冷卻技術冷卻效果的優勢非常明顯.通過該文的研究，更直接地了解了在空冷和蒸發冷卻兩種冷卻方式下，定子的溫度分布情況.在工程應用中，可作為選擇電機冷卻方式的參考.
上傳時間： 2013-04-24
上傳用戶：3233
作為嵌入式系統核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個SOC的性能。 與國際先進技術相比，我國在這一領域的研究和開發工作還相當落后，這直接影響到我國信息產業的發展。本著趕超國外先進技術，填補我國在該領域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索，已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史，并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器，是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架，采用五級流水線的設計，并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法，根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊，使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點，通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器，文章的主要部分介紹了VEGA的虛擬內存管理技術，將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后，并不能代表設計的正確性，它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容，介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元，FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統，我們利用在線調試軟件XilinxChipscope對其進行了在線調試，修正其錯誤。 經過模塊設計到最后的FPGA驗證，VEGA完成了其邏輯設計，經過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達到120MHz的工作頻率，可在其平臺上運行Windows-CE和Linux嵌入式操作系統，達到了預計的設計要求。
上傳時間： 2013-07-07
上傳用戶：標點符號
瑞芯Rknano主要技術參數 ARM + Hardware Accelerator ，最大主頻120M 支持8/16位LCD，支持MCU屏，最大分辨率160x128 支持SD、I2S、I2C接口，內置PWM控制器 8bit ECC NAND FLASH控制器，支持4片選，SLC/MCL
上傳時間： 2013-04-24
上傳用戶：christopher
