<strike id="ikqgu"></strike> M i c r o s o f t公司編譯了一個(gè)所有可能的錯(cuò)誤代碼的列表，并且為每個(gè)錯(cuò)誤代碼分配了一個(gè)3 2 位的號(hào)碼。Wi n E r r o r. h 頭文件包含了M i c r o s o f t 公司定義的錯(cuò)誤代碼的列 表。
上傳時(shí)間： 2013-12-08
上傳用戶：凌云御清風(fēng)
基于Quartus II的8位十六進(jìn)制頻率計(jì)的項(xiàng)目設(shè)計(jì)，包含了項(xiàng)目文件和VHDL源代碼
標(biāo)簽： Quartus 8位 十六進(jìn)制 頻率計(jì)
上傳時(shí)間： 2014-11-11
上傳用戶：xuanchangri
.功能與性能 （1）可以用16進(jìn)制數(shù)預(yù)先設(shè)置5個(gè)數(shù)密碼（共20bit），例如：F1A2E，密碼可更改，上電后（復(fù)位）密碼默認(rèn)為20’h1_1111，設(shè)有一個(gè)密碼輸入完的確認(rèn)鍵，在密碼輸入完成后以此信號(hào)作為判斷密碼是否正確的開(kāi)始條件； （2）密碼輸入完成后按確認(rèn)，若密碼正確，綠燈亮，開(kāi)關(guān)打開(kāi)，若密碼錯(cuò)誤，紅燈亮，開(kāi)關(guān)保持閉合； （3）可進(jìn)行密碼重置：提供重置密碼使能按鍵，按下該鍵可進(jìn)行新密碼的設(shè)置，新密碼設(shè)置完成后再按一次確認(rèn)鍵，新密碼設(shè)置成功。只有在原始密碼輸入正確且開(kāi)關(guān)打開(kāi)后，才可以進(jìn)行新密碼的設(shè)置，否則，按重置密碼使能按鍵后也不能進(jìn)行新密碼的設(shè)置； （4）密碼串行輸入，設(shè)有4bit的密碼輸入端口，設(shè)置新密碼和密碼正常輸入過(guò)程中，一次輸入一個(gè)16進(jìn)制的數(shù)； （5）設(shè)有5組4bit的輸出信號(hào)Num0、Num1、Num2、Num3、Num4，為數(shù)碼管的顯示編碼信號(hào)，依次從左到右排列； 0000~1111分別代表16進(jìn)制的0~F，上電后，全部顯示為0；每次輸入的密碼均Num0顯示，上次Num0顯示的值左移至Num1，以此類推。例：一組密碼的輸入順序是F---1---A---2---E，那么這組密碼輸入完成后，Num4為F，Num3為1，Num2為A，Num1為2，Num0為E。 另外，在設(shè)置新密碼的過(guò)程中，也要顯示剛剛輸入的新密碼。 （5）在密碼輸入過(guò)程中，可以按刪除鍵，一次刪除一個(gè)16進(jìn)制數(shù)值密碼，刪除過(guò)程中Num0~Num4實(shí)時(shí)顯示，當(dāng)刪完后，Num4~Num0顯示00000，再按刪除鍵，不進(jìn)行任何操作，若有新的密碼輸入，則繼續(xù)顯示剛輸入的密碼。 （6）若在按確認(rèn)鍵時(shí)，若輸入的密碼個(gè)數(shù)少于5個(gè)，則未輸入的默認(rèn)為0，若輸入的密碼個(gè)數(shù)大于5個(gè)，只用最后輸入的5個(gè)數(shù)。例：依次輸入F---1---A---2后按確認(rèn)，則認(rèn)為這組密碼的第一個(gè)數(shù)為0，即Num4~Num0顯示0---F---1---A---2，若依次輸入F---1---A---2---E--3后按確認(rèn)，則認(rèn)為這組密碼為1---A---2---E--3。 輸入密碼正確，開(kāi)關(guān)打開(kāi)后（接口說(shuō)明中的綠燈亮即可代表開(kāi)關(guān)打開(kāi)了），可按關(guān)閉開(kāi)關(guān)按鍵，重新將開(kāi)關(guān)鎖閉
標(biāo)簽： 進(jìn)制數(shù) 密碼 開(kāi)關(guān)
上傳時(shí)間： 2016-05-16
上傳用戶：小碼農(nóng)lz
#include <stdlib.h> #include<stdio.h> #include <malloc.h> #define stack_init_size 100 #define stackincrement 10 typedef struct sqstack { int *base; int *top; int stacksize; } sqstack; int StackInit(sqstack *s) { s->base=(int *)malloc(stack_init_size *sizeof(int)); if(!s->base) return 0; s->top=s->base; s->stacksize=stack_init_size; return 1; } int Push(sqstack *s,int e) { if(s->top-s->base>=s->stacksize) { s->base=(int *)realloc(s->base,(s->stacksize+stackincrement)*sizeof(int)); if(!s->base) return 0; s->top=s->base+s->stacksize; s->stacksize+=stackincrement; } *(s->top++)=e; return e; } int Pop(sqstack *s,int e) { if(s->top==s->base) return 0; e=*--s->top; return e; } int stackempty(sqstack *s) { if(s->top==s->base) { return 1; } else { return 0; } } int conversion(sqstack *s) { int n,e=0,flag=0; printf("輸入要轉(zhuǎn)化的十進(jìn)制數(shù)：\n"); scanf("%d",&n); printf("要轉(zhuǎn)化為多少進(jìn)制：\n"); scanf("%d",&flag); printf("將十進(jìn)制數(shù)%d 轉(zhuǎn)化為%d 進(jìn)制是：\n",n,flag); while(n) { Push(s,n%flag); n=n/flag; } while(!stackempty(s)) { e=Pop(s,e); switch(e) { case 10: printf("A"); break; case 11: printf("B"); break; case 12: printf("C"); break; case 13: printf("D"); break; case 14: printf("E"); break; case 15: printf("F"); break; default: printf("%d",e); } } printf("\n"); return 0; } int main() { sqstack s; StackInit(&s); conversion(&s); return 0; }
標(biāo)簽： 整數(shù) 棧 基本操作 十進(jìn)制 轉(zhuǎn)化 進(jìn)制
上傳時(shí)間： 2016-12-08
上傳用戶：愛(ài)你198
這個(gè)是cypress公司提供的hex十六進(jìn)制轉(zhuǎn)i2c存儲(chǔ)的文件，可以自動(dòng)設(shè)置打開(kāi)方式等，詳情百度
標(biāo)簽： hex2bix cypress hex i2c
上傳時(shí)間： 2016-12-27
上傳用戶：xiezhizun123
全志A20核心板配套開(kāi)發(fā)底板Cadence原理圖+ Pads2005格式PCB文件+轉(zhuǎn)換后的AD格式原理圖PCB文件：A20_DVK1_BASE_V16_Altium_Designer15.PcbDocA20_DVK1_BASE_V16_BOM_20151015.xlsxA20_DVK1_BASE_V16_Gerber制板文件.rarA20_DVK1_BASE_V16_PADS2005_PCB30.pcbA20_DVK1_BASE_V16_PADS2005_PCB_ASCII.PcbDocA20_DVK1_BASE_V16_PADS9.5.pcba20_dvk1_base_v16_SCH_20151015.pdfA20_DVK1_BASE_V16_元件位置查找圖_20151102.pdfA20_DVK1_BASE_V16_原理圖_OrCAD16.5.DSNA20_DVK1_BASE_V16_導(dǎo)出到AD格式的原理圖和PCBA20_DVK1_BASE_V16_導(dǎo)出到AD格式的原理圖和PCB.rarA20_DVK1_BASE_V16_頂層元件編號(hào)絲印圖_20151102.pdfA20_DVK1_BASE_V16_頂層元件規(guī)格絲印圖_20151102.pdf主要器件如下：Library Component Count : 58Name Description----------------------------------------------------------------------------------------------------ANTBATTERY_1BEAD CAPCAP NP 貼片電容,Y5V,6.3V,2.2uF,+80%-20%,0603CAP NP_2_Dup1 X5RCAP NP_Dup2 0402 1uF X5R 6.3V +/-10%CAP NP_Dup3 0402 1uF X5R 6.3V +/-10%CAPACITOR CAPACITOR POLCON1 CON12 CON3 CON4 CON50 CON6CON6A CONNECTOR45X4 C_Generic DB15-VGA_0 DIODE DIODE DUAL SERIESFM25CL64 FR9886SPGTR FUSEHOLDER_0 HDMI19_PLUG HEADER 2 INDUCTOR/SMINDUCTOR_4 C4K-2.5HINDUCTOR_Dup2 INDUCTOR_Dup3 IRM-2638LED_0M93C46_0 MINI USB-B_6 MODULE_CAM_PA0505 PH163539 PLAUSB-AF5P-WSMT_0 PUSHBUTTON_TSKB-2L_0PowerJACK R1 0805 R1_0805 RES2X4RESISTOR RESISTOR_Dup1 RESISTOR_Dup2 RESISTOR_V RJ45_8PGR_Generic S9013SMD_Dup2 SD_MMC_CARD2_0 TP_5 TestPoint_3TitleBlock_Gongjun USBPORT2 USB_WIFI_0 XC6204VZ_3 LDO 3.3V 300mA( SOT-25 )rRClamp0524P
上傳時(shí)間： 2021-11-08
上傳用戶：
隔離+非隔離雙路12V轉(zhuǎn)5V DCDC電源模塊ALTIUM設(shè)計(jì)硬件原理圖+PCB+AD集成封裝庫(kù)文件，2層板設(shè)計(jì)，大小為54x35mm，Altium Designer 設(shè)計(jì)的工程文件，包括完整的原理圖及PCB文件，可以用Altium(AD)軟件打開(kāi)或修改，已制樣板測(cè)試驗(yàn)證，可作為你產(chǎn)品設(shè)計(jì)的參考。集成封器件型號(hào)列表：Library Component Count : 13Name Description----------------------------------------------------------------------------------------------------0402 100nF (104) 10% 16V貼片電容0402 10KΩ (1002) 1%貼片電阻0402 1KΩ (1001) 1% 貼片電阻0402 5.1KΩ (5101) 1%貼片電阻0603 紅燈 發(fā)光二極管0603 綠燈 發(fā)光二極管0805 22uF (226) 20% 25V貼片電容0805 白燈 發(fā)光二極管DC-DC 12V-5V 隔離DC-DC 12V-5VHT396R-2P 彎針電源接口PH2.0 14PPOWER SOURCE 電源接口SOT-223 AMS1117-5.0 低壓差線性穩(wěn)壓(LDO)
標(biāo)簽： 電源模塊
上傳時(shí)間： 2021-12-16
上傳用戶：ttalli
基于FPGA設(shè)計(jì)的字符VGA LCD顯示實(shí)驗(yàn)Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明,通過(guò)字符轉(zhuǎn)換工具將字符轉(zhuǎn)換為 8 進(jìn)制 mif 文件存放到單端口的 ROM IP 核中，再?gòu)腞OM 中把轉(zhuǎn)換后的數(shù)據(jù)讀取出來(lái)顯示到 VGA 上，F(xiàn)PGA型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上傳時(shí)間： 2021-12-18
上傳用戶：
EP100伺服系統(tǒng)全套開(kāi)發(fā)資料，包括驅(qū)動(dòng)板4層、控制板4層、顯示板2層AD設(shè)計(jì)原理圖+PCB工程文件+keil源代碼工程文件+硬件說(shuō)明書(shū)，AD09設(shè)計(jì)的工程文件，包括完整的原理圖和PCB文件，已制板驗(yàn)證，可以做為你的設(shè)計(jì)參考。
標(biāo)簽： ep100 伺服系統(tǒng)
上傳時(shí)間： 2022-01-11
上傳用戶：
USB TPYE C接口USB轉(zhuǎn)串口模塊 CH340G AD設(shè)計(jì)硬件原理圖+PCB+封裝庫(kù)文件，AD09設(shè)計(jì)的工程文件，已制板可以做為你的設(shè)計(jì)參考。
標(biāo)簽： usb tpye 接口 串口模塊 ch340g
上傳時(shí)間： 2022-02-10
上傳用戶：
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
