91精品综合久久,天堂中文在线播放,日本在线观看不卡

復(fù)用器

并行AVS實時編解碼器設計與實現介紹了一種并行AVS實時編碼器的設計

并行AVS實時編解碼器設計與實現介紹了一種并行AVS實時編碼器的設計，它包括音視頻數據輸入、音視頻編碼、傳輸流系統復用器、輸出和控制部分，其中重點介紹了視頻編碼器和傳輸流系統復用器的設計和實現。實驗結果證明，實現標清AVS實時編碼器是可行的。

標簽： AVS 并行編解碼器編碼器

上傳時間： 2015-11-27

上傳用戶：qweqweqwe
角度傳感器KMZ241andUZZ9000和fas-g

角度傳感器KMZ241andUZZ9000和fas-g，FAS-G結合了一個角速度陀螺儀和兩個正交DC 加速度計, 多路(復用)器, 12 位A/D變換器,微控制器, 和D/A變換器以提供在動態和靜態環境中和傾斜度成線性比例的模擬電壓.

標簽： andUZZ fas-g 9000 KMZ

上傳時間： 2016-04-11

上傳用戶：vodssv
SATA2.0硬盤加解密接口芯片數據通路的設計與FPGA實現.rar

SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。

標簽： SATA FPGA 2.0

上傳時間： 2013-04-24

上傳用戶：JIUSHICHEN
基于FPGA的甚短距離高速并行光傳輸系統研究

甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.

標簽： FPGA 短距離光傳輸高速并行

上傳時間： 2013-07-14

上傳用戶：han0097
船用導航雷達數字信號處理設計

當今的船用導航雷達具有數字化、多功能、高性能、多接口、網絡化。同時要求具有高可靠性、高集成度、低成本，信號處理單元的小型化，產品更新周期短。要同時滿足上述需求，高集成度的器件應用是必須的。同時開發周期要短，需求軟件的可移植性要強，并且是模塊化設計，現場可編程門陣列器件(FPGA)已經成為設計首選。現場可編程門陣列是基于通過可編程互聯連接的可配置邏輯塊(CLB)矩陣的可編程半導體器件。與為特殊設計而定制的專用集成電路(ASIC)相對，FPGA可以針對所需的應用或功能要求進行編程。雖然具有一次性可編程(OTP)FPGA，但是主要是基于SRAM的，其可隨著設計的演化進行重編程。CLB是FPGA內的基本邏輯單元。實際數量和特性會依器件的不同而不同，但是每個CLB都包含一個由4或6個輸入、一些選型電路(多路復用器等)和觸發器組成的可配置開關矩陣。開關矩陣是高度靈活的，可以進行配置以便處理組合邏輯、移位寄存器或RAM。當今的FPGA已經遠遠超出了先前版本的基本性能，并且整合了常用功能(如RAM、時鐘管理和：DSP)的硬(ASIC型)塊。由于具有可編程特性，所以FPGA是眾多市場的理想之選。它高集成度，以及用于設計的強大軟件平臺、IP核、在線升級可滿足需求。本文介紹了基于FPGA實現船用導航雷達數字信號處理的設計，這是一個具體的、已經完成并進行小批量生產的產品，對指導實踐具有一定意義。

標簽： 導航雷達數字信號處理

上傳時間： 2013-04-24

上傳用戶：稀世之寶039
校準復用器簡化系統校準設計

Abstract: IC switches and multiplexers are proliferating, thanks to near-continual progress in lowering the supply voltage,incorporating fault-protected inputs, clamping the output voltage, and reducing the switch resistances. The latest of these advancesis the inclusion of precision resistors to allow two-point calibration of gain and offset in precision data-acquisition systems.

標簽： 校準復用器校準

上傳時間： 2013-11-12

上傳用戶：acwme
了解基于直流、射頻和光的開關和控制方案

吉時利強大的開關系統使得為任何應用配置最優化的解決方案變得簡單，可以提供標準的或者定制化的解決方案。無論應用需要開關矩陣或者多路復用器，或者設計常規的DC、RF、微波、光電或者數字I/O信號等，吉時利都為您提供高性能、低成本的各種解決方案。

標簽： 直流射頻開關控制

上傳時間： 2013-11-02

上傳用戶：范縝東苑
基于LM331和單片機的壓力數據采集

摘要：介紹一種基于單片機AT89C51和V/F轉換器LM331的壓力數據采集系統，該系統以AT89C51單片機為核心，實時測量由壓力傳感器MPXV5004G檢測的壓力。與傳統電路設計相比較，其外部硬件電路少，結構簡單，無較大的時延。只要對其功能進行擴展，能夠實現相應控制。關鍵詞：壓力傳感器，V/F轉換器，單片機，頻率測量，LM331

標簽： 331 LM 單片機壓力

上傳時間： 2013-10-09

上傳用戶：atdawn
PCA954x系列I2C SMBus總線多路復用器和開關

擴展1個I2C總線為多個；通過主機I2C命令進行總線選擇；每次選擇一個下級總線；廣播模式下可同時打開所有通道；收集中斷并發送給主機；復位芯片可取消所有通道選擇，在總線掛起時恢復主機的控制。

標簽： SMBus 954x PCA 954

上傳時間： 2013-11-20

上傳用戶：songrui
PCA954X家庭的I C SMBus多路復用器與開關

The Philips family of Multiplexers and Switches consists of bi-directional translating switches controlled via the I2C or SMBus to fan out an upstream SCL/SDA pair to 2, 4 or 8 downstream channels of SCx/SDx pairs. The Multiplexers allow only one downstream channel to be selected at a time, while the Switches allow any individual downstream channel or combination of downstream channels to be selected, depending on the content of the programmable control register. Once one or several channels have been selected, the device acts as a wire, allowing the master on the upstream channel to send commands to devices on all the active downstream channels, and devices on the active downstream channels to communicate with each other and the master. External pull-up resistors are used to pull each individual channel up to the desired voltage level. Combined interrupt output and hardware reset input are device options that are featured.

標簽： SMBus 954X PCA 954

上傳時間： 2013-10-11

上傳用戶：dianxin61