一本久道久久久,黄色成人在线网,国产真实乱偷精品视频免

復(fù)位電路

18B20源程序加上位機(jī)溫度顯示應(yīng)用程序包

18B20源程序加上位機(jī)溫度顯示應(yīng)用程序包

標(biāo)簽： 18B20 源程序上位機(jī) 溫度顯示

上傳時(shí)間： 2013-06-03

上傳用戶：xuanjie
基于ARM的超聲波液位計(jì)的研制

液位是工業(yè)生產(chǎn)中常見的測量參數(shù)，化工、石油、污水處理等各類工廠企業(yè)都要進(jìn)行液位測量。目前，液位檢測技術(shù)飛速發(fā)展，新的液位測量儀表量程大、精度高、功能全，我國新型液位儀表大多依靠進(jìn)口。由于超聲波測量液位具有非接觸測量、可測低溫介質(zhì)、能夠定點(diǎn)和連續(xù)測量等優(yōu)點(diǎn)，近年來，超聲液位測量技術(shù)取得了長足的進(jìn)步，己成功應(yīng)用于江河水位、化學(xué)和制藥工業(yè)、食品加工、罐裝液位等多種領(lǐng)域。本文研制的是基于ARM的超聲波液位計(jì)。傳統(tǒng)的超聲波液位計(jì)一般使用8位的單片機(jī)作處理器，采用電子元件捕捉到超聲波回波信號(hào)后產(chǎn)生中斷，判斷超聲波的傳播時(shí)間。本文提出了使用32位ARM芯片做處理器，采用數(shù)字信號(hào)處理的方法來判斷超聲波傳播時(shí)間的設(shè)計(jì)方案。本文使用高性能的ARM7TDMI-S內(nèi)核的芯片LPC2119作為系統(tǒng)的運(yùn)算控制器，加強(qiáng)了系統(tǒng)對(duì)超聲波回波信號(hào)的處理能力；使用A/D轉(zhuǎn)換器將回波信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，采用數(shù)字濾波處理信號(hào)，利用數(shù)值處理來判斷超聲波回波信號(hào)的起始點(diǎn)，提高了液位的測量精度；采用單換能器收發(fā)一體式電路設(shè)計(jì)，簡化了液位的計(jì)算；利用LPC2119芯片內(nèi)部的CAN總線控制器設(shè)計(jì)了CAN總線通信接口；選用一線式數(shù)字溫度傳感器DSl8820進(jìn)行溫度補(bǔ)償，避免了由于環(huán)境溫度的變化而產(chǎn)生的測量誤差。ARM芯片豐富的內(nèi)部資源和I/0口線有利于今后擴(kuò)展功能，升級(jí)系統(tǒng)。本超聲波液位計(jì)使用方便，精度高，能滿足工業(yè)生產(chǎn)中的要求。

標(biāo)簽： ARM 超聲波液位計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：lwt123
(臺(tái)達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹

(臺(tái)達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹，比較實(shí)用

標(biāo)簽： 開關(guān)電源

上傳時(shí)間： 2013-06-15

上傳用戶：ybysp008
基于ARM的高級(jí)數(shù)據(jù)鏈路控制規(guī)程研究

高級(jí)數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯(cuò)檢測功能強(qiáng)大、高效和同步傳輸?shù)牡忍攸c(diǎn)，是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級(jí)數(shù)據(jù)鏈路控制器外設(shè)，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對(duì)HDLC通信過程進(jìn)行控制，將具有成本低廉、靈活性好、便于擴(kuò)展為操作系統(tǒng)下的應(yīng)用程序等優(yōu)點(diǎn)。本文在這一背景下，提出了在ARM下實(shí)現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑?shí)現(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。本文以嵌入式的高速發(fā)展為背景，對(duì)基于ARM核微處理器的鏈路層通信規(guī)程進(jìn)行研究，闡述了HDLC幀的結(jié)構(gòu)、特點(diǎn)和工作原理，提出了在ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的兩種方法，同時(shí)給出其設(shè)計(jì)方案、關(guān)鍵代碼和調(diào)試方法。其中，重點(diǎn)對(duì)無操作系統(tǒng)時(shí)中斷模式下，以及基于操作系統(tǒng)時(shí)ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的方法進(jìn)行了探討設(shè)計(jì)。

標(biāo)簽： ARM 高級(jí)數(shù)據(jù)鏈路控制規(guī)程

上傳時(shí)間： 2013-08-04

上傳用戶：時(shí)代將軍
基于ARM的數(shù)據(jù)采集卡研制

根據(jù)機(jī)械電子工程類專業(yè)測控實(shí)驗(yàn)教學(xué)平臺(tái)數(shù)據(jù)采集的需要，在綜合考慮成本和性能基礎(chǔ)上，提出以為主處理芯片的數(shù)據(jù)采集卡設(shè)計(jì)方案。該方案的主要特點(diǎn)是，使用基于ARM7TDMI內(nèi)核的，工作主頻最高可達(dá)44MHz；內(nèi)置高性能的ADC和DAC模塊，采樣速度最高可達(dá)1MSPS，采樣精度為12位；模擬信號(hào)輸入通道最多可達(dá)16路，模擬信號(hào)輸出通道最高可達(dá)4路；具有豐富的外設(shè)資源可以使用，GPIO口數(shù)目最高可達(dá)40個(gè)。在設(shè)計(jì)中采用了模塊化思想，將系統(tǒng)分為四個(gè)功能模塊：主模塊的功能是控制ADC進(jìn)行信號(hào)采集和DAC進(jìn)行模擬信號(hào)輸出；模擬信號(hào)模塊的作用是對(duì)傳感器輸入信號(hào)和DAC輸出波形進(jìn)行簡單的調(diào)理；數(shù)字信號(hào)模塊引出32路數(shù)字I/O口，可用于需要采集數(shù)字量的場合；JTAG模塊可進(jìn)行程序的調(diào)試和下載，對(duì)于數(shù)據(jù)采集卡的二次開發(fā)有很大的作用。在本數(shù)據(jù)采集卡上，嘗試進(jìn)行了μC/OSⅡ操作系統(tǒng)的移植，成功實(shí)現(xiàn)了四個(gè)任務(wù)的管理。在實(shí)際應(yīng)用中，工作數(shù)小時(shí)仍可保持正常的運(yùn)行。為檢驗(yàn)數(shù)據(jù)采集卡的串口通訊能力，利用LabVIEW程序讀取下位機(jī)串口發(fā)送的已采集到的數(shù)據(jù)，進(jìn)行波形圖繪制。為檢驗(yàn)本數(shù)據(jù)采集卡的ADC和DAC精度，設(shè)計(jì)實(shí)驗(yàn)利用DAC輸出波形，并利用ADC將采集到的波形通過LabVIEW顯示，測量結(jié)果顯示兩者電壓值誤差均在可允許的3LSB（Least Significant Bit）范圍內(nèi)，表明本數(shù)據(jù)采集卡已基本實(shí)現(xiàn)預(yù)期設(shè)計(jì)指標(biāo)。

標(biāo)簽： ARM 數(shù)據(jù)采集卡

上傳時(shí)間： 2013-04-24

上傳用戶：bruce
ARM處理器和FPGA在數(shù)據(jù)傳輸中的應(yīng)用與研究

隨著對(duì)高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長,傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計(jì)的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個(gè)硬件平臺(tái)上進(jìn)行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時(shí)負(fù)載120個(gè)用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用,傳送語音信號(hào)、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢(shì),隨著網(wǎng)絡(luò)通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁?xiàng)研究熱點(diǎn),這是開發(fā)四路E1收發(fā)器的一個(gè)目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個(gè)系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點(diǎn),鑒于數(shù)據(jù)傳輸中對(duì)時(shí)鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個(gè)精確的時(shí)鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點(diǎn)的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計(jì),分別介紹了時(shí)鐘模塊、系統(tǒng)接口電路、存儲(chǔ)系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時(shí)隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計(jì).先介紹了實(shí)時(shí)操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動(dòng)代碼程序的設(shè)計(jì),然后給出了在此操作系統(tǒng)下軟件設(shè)計(jì)的整體結(jié)構(gòu),分四個(gè)任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運(yùn)行監(jiān)測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計(jì)過程中的調(diào)試開發(fā)過程,整個(gè)系統(tǒng)設(shè)計(jì)完成后,經(jīng)過反復(fù)調(diào)試、測驗(yàn)已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.

標(biāo)簽： FPGA ARM 處理器中的應(yīng)用

上傳時(shí)間： 2013-04-24

上傳用戶：夢(mèng)雨軒膂
基于ARM的多路串行和以太網(wǎng)通信技術(shù)的研究與應(yīng)用

近年來，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對(duì)數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí)，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。本文分別對(duì)串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動(dòng)態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn)，對(duì)串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對(duì)系統(tǒng)的啟動(dòng)代碼、串行通信協(xié)議、串口驅(qū)動(dòng)以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達(dá)到了設(shè)計(jì)要求。

標(biāo)簽： ARM 多路串行以太網(wǎng)

上傳時(shí)間： 2013-07-31

上傳用戶：aeiouetla
12位4通道并行串行模數(shù)轉(zhuǎn)換芯片ADS7824的原理及應(yīng)用

ADS7824是美國BB公司生產(chǎn)的12位開關(guān)電容式逐次逼近型模/數(shù)轉(zhuǎn)換芯片.它具有與CPU的并行/串行接口,功耗低,片上資源豐富,接口靈活等特點(diǎn).文中詳細(xì)介紹了ADS7824的工作原理、引腳定義、工作

標(biāo)簽： 7824 ADS 4通道并行

上傳時(shí)間： 2013-07-08

上傳用戶：yy307115118
基于ARM的井下網(wǎng)絡(luò)分站的設(shè)計(jì)

本文設(shè)計(jì)的井下網(wǎng)絡(luò)分站作為“煤礦安全自動(dòng)檢測、監(jiān)控及管理系統(tǒng)”的一個(gè)重要的組成部分，以ARM微控制器為核心，以操作系統(tǒng)μC/OS-Ⅱ?yàn)椴僮髌脚_(tái)，采用TCP/IP協(xié)議棧實(shí)現(xiàn)了分站的網(wǎng)絡(luò)通信功能，很好的解決了當(dāng)前煤礦企業(yè)安全監(jiān)控系統(tǒng)通信協(xié)議不一致的問題。在硬件方面，嚴(yán)格按照《煤礦安全監(jiān)控系統(tǒng)通用技術(shù)要求》完成了監(jiān)控分站的總體硬件設(shè)計(jì)，并通過驅(qū)動(dòng)網(wǎng)卡芯片RTL8019AS實(shí)現(xiàn)了以太網(wǎng)連接。選用PHILIPS的32位ARM芯片LPC2214作為分站的控制芯片，它帶有16KB的靜態(tài)RAM和256KB的高速FLASH，包含8路10位A/D，還有多個(gè)串行接口，可使用的GPIO高達(dá)76個(gè)(使用了外部存儲(chǔ)器)，很好了滿足了分站外接傳感器的多樣化要求。在人機(jī)對(duì)話方面，系統(tǒng)擴(kuò)展了128×64的液晶和1×4的鍵盤。在通信方面，采用TCP/IP協(xié)議與地面主機(jī)進(jìn)行通信，將各種參數(shù)傳送到地面主機(jī)進(jìn)行復(fù)雜的運(yùn)算處理。在軟件方面，介紹了嵌入式操作系統(tǒng)μC/OS-Ⅱ的移植過程，并在此基礎(chǔ)上分析了TCP/IP協(xié)議棧的實(shí)現(xiàn)；制定了統(tǒng)一的數(shù)據(jù)交換格式；通信過程中采用了標(biāo)準(zhǔn)的TCP/IP協(xié)議；詳細(xì)介紹了幾個(gè)主要程序模塊的編程思路，如LCD顯示、外部輸入頻率信號(hào)的計(jì)數(shù)及數(shù)據(jù)存儲(chǔ)，并給出了在實(shí)際編程過程中遇到的問題及解決方法。本監(jiān)控分站根據(jù)《本質(zhì)安全型“i”》標(biāo)準(zhǔn)將外部接入設(shè)備和分站作了電氣隔離，該分站具有2路A/D數(shù)據(jù)采集；6路光電隔離數(shù)字量輸入；2路光電隔離數(shù)字量輸出對(duì)外部設(shè)備進(jìn)行遠(yuǎn)程管理和控制；人機(jī)接口提供人機(jī)交互界面，提供按鍵操作和數(shù)據(jù)顯示；RS485通信接口負(fù)責(zé)與外界設(shè)備進(jìn)行通信；網(wǎng)絡(luò)通信接口負(fù)責(zé)為各種監(jiān)測監(jiān)控系統(tǒng)提供兼容的接入接口；非易失性鐵電存儲(chǔ)器作為數(shù)據(jù)存儲(chǔ)區(qū)以保證掉電后存儲(chǔ)數(shù)據(jù)不丟失。

標(biāo)簽： ARM 網(wǎng)絡(luò) 分

上傳時(shí)間： 2013-04-24

上傳用戶：13160677563
64位MIPS微處理器的模塊設(shè)計(jì)和FPGA驗(yàn)證

　　作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。　　與國際先進(jìn)技術(shù)相比，我國在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進(jìn)技術(shù)，填補(bǔ)我國在該領(lǐng)域的空白以擺脫受制于國外的目的，我國很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索，已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場化階段。我國已結(jié)束無“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。　　艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級(jí)流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。　　本文的首先介紹了MIPS微處理器的特點(diǎn)，通過對(duì)MIPS指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們?cè)赩EGA驗(yàn)證過程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。　　經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。　　

標(biāo)簽： MIPS FPGA 微處理器模塊設(shè)計(jì)

上傳時(shí)間： 2013-07-07

上傳用戶：標(biāo)點(diǎn)符號(hào)