<sub id="jhgig"><tr id="jhgig"></tr></sub>
直接數(shù)字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術(shù)，其數(shù)字結(jié)構(gòu)滿足了現(xiàn)代電子系統(tǒng)的許多要求，因而得到了迅速的發(fā)展。現(xiàn)場(chǎng)可編程門陣列器件(FPGA)的出現(xiàn)，改變了現(xiàn)代電子數(shù)字系統(tǒng)的設(shè)計(jì)方法，提供了一種全新的設(shè)計(jì)模式。本論文結(jié)合這兩項(xiàng)技術(shù)，并利用單片機(jī)控制靈活的特點(diǎn)，開發(fā)了一種雙通道波形發(fā)生器。在實(shí)現(xiàn)過程中，選用了Altera公司的EP1C6Q240C8芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機(jī)作為控制芯片。本設(shè)計(jì)中，F(xiàn)PGA芯片的設(shè)計(jì)和與控制芯片的接口設(shè)計(jì)是一個(gè)難點(diǎn)，本文利用Altera的設(shè)計(jì)工具Quartus Ⅱ并結(jié)合Verilog-HDL語言，采用硬件編程的方法很好地解決了這一問題。 本文首先介紹了波形發(fā)生器的研究背景和DDS的理論。然后詳盡地?cái)⑹隽擞肊P1C6Q240C8完成DDS模塊的設(shè)計(jì)過程，這是設(shè)計(jì)的基礎(chǔ)。接著分析了整個(gè)設(shè)計(jì)中應(yīng)處理的問題，根據(jù)設(shè)計(jì)原理就功能上進(jìn)行了劃分，將整個(gè)儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個(gè)部分來實(shí)現(xiàn)。然后就這三個(gè)部分分別詳細(xì)地進(jìn)行了闡述。并且通過系列實(shí)驗(yàn)，詳細(xì)地分析了該波形發(fā)生器的功能、性能、實(shí)現(xiàn)和實(shí)驗(yàn)結(jié)果。最后，結(jié)合在設(shè)計(jì)中的一些心得體會(huì)，提出了本設(shè)計(jì)中的一些不足和改進(jìn)意見。通過實(shí)驗(yàn)說明，本設(shè)計(jì)達(dá)到了預(yù)定的要求，并證明了采用軟硬件結(jié)合，利用FPGA實(shí)現(xiàn)基于DDS架構(gòu)的雙路波形發(fā)生器是可行的。
上傳時(shí)間： 2013-06-09
上傳用戶：wxhwjf
隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中，車牌識(shí)別(LicensePlate Recognition，簡稱LPR)是其核心技術(shù)。車牌識(shí)別系統(tǒng)主要由數(shù)據(jù)采集和車牌識(shí)別算法兩個(gè)部分組成。由于車牌清晰程度、攝像機(jī)性能、氣候條件等因素的影響，牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾，這都給識(shí)別造成一定難度。因此，在復(fù)雜背景中快速準(zhǔn)確地進(jìn)行車牌定位成為車牌識(shí)別系統(tǒng)的難點(diǎn)。 本文研究和設(shè)計(jì)了一種集圖象采集，圖象識(shí)別，圖象傳輸?shù)扔谝惑w的實(shí)時(shí)嵌入式系統(tǒng)。該平臺(tái)包括硬件系統(tǒng)設(shè)計(jì)與應(yīng)用程序開發(fā)兩個(gè)方面，充分利用TI公司的C6000系列DSP強(qiáng)大的并行運(yùn)算能力、以及FPGA的靈活時(shí)序邏輯控制技術(shù)，從硬件方面實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。 本文的主要工作有兩部分組成，具體如下： (1) 在硬件設(shè)計(jì)方面：實(shí)現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識(shí)別系統(tǒng)；設(shè)計(jì)并完成系統(tǒng)的原理圖和印制板圖；完成電路板調(diào)試，以及完成FPGA．在高速圖像采集中的veriIog應(yīng)用程序開發(fā)。 (2) 在軟件開發(fā)方面：完成Philips公司的SAA7113H的配置代碼開發(fā)，以及DSP底層的部分驅(qū)動(dòng)程序開發(fā)。 該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出，并由FPGA負(fù)責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負(fù)責(zé)系統(tǒng)的嵌入式操作，包括系統(tǒng)的控制和車牌識(shí)別算法的實(shí)現(xiàn)。 目前，嵌入式車牌識(shí)別系統(tǒng)硬件平臺(tái)已經(jīng)搭建成功，系統(tǒng)軟件代碼程序也已經(jīng)開發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識(shí)別算法、UART數(shù)據(jù)通信等功能，具有速度快、穩(wěn)定性高、體積小、功耗低等特點(diǎn)，為車牌識(shí)別算法提供一個(gè)較好的驗(yàn)證平臺(tái)。
標(biāo)簽： FPGA DSP 車牌識(shí)別系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：yangbo69
本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來現(xiàn)場(chǎng)可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實(shí)現(xiàn)無線功能的軟件無線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn)，即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對(duì)數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì)，確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時(shí)算法并給出性能分析，最后給出硬件測(cè)試平臺(tái)上結(jié)果和測(cè)試結(jié)果分析。
標(biāo)簽： 4DQPSK FPGA 全數(shù)字
上傳時(shí)間： 2013-06-23
上傳用戶：chuckbassboy
軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對(duì)射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號(hào)與輸入采樣信號(hào)在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號(hào)頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計(jì)帶來極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計(jì)是深受廣大設(shè)計(jì)人員歡迎的設(shè)計(jì)手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對(duì)數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實(shí)現(xiàn)方法，即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對(duì)CORDIc算法作了重點(diǎn)介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對(duì)基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點(diǎn)介紹了軟件無線電中廣泛采用的級(jí)聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對(duì)前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對(duì)基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真，最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對(duì)數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個(gè)噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺(tái)中頻數(shù)字化應(yīng)用中的一個(gè)實(shí)例，給出了測(cè)試結(jié)果，重點(diǎn)介紹了下變頻器的：FPGA實(shí)現(xiàn)，其對(duì)應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對(duì)從事該領(lǐng)域設(shè)計(jì)的技術(shù)人員具有一定參考價(jià)值。
標(biāo)簽： FPGA 軟件無線電 數(shù)字下變頻
上傳時(shí)間： 2013-06-30
上傳用戶：huannan88
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號(hào)本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵?duì)于突發(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對(duì)Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對(duì)后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對(duì)兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過程，滿足系統(tǒng)要求。
標(biāo)簽： FPGA 海事衛(wèi)星 信號(hào)
上傳時(shí)間： 2013-04-24
上傳用戶：yare
隨著移動(dòng)終端、多媒體、通信、圖像掃描技術(shù)的發(fā)展，圖像應(yīng)用日益廣泛，壓縮編碼技術(shù)對(duì)圖像處理中大量數(shù)據(jù)的存儲(chǔ)和傳輸至關(guān)重要。同時(shí)， FPGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)圖像壓縮已成為一種必然趨勢(shì)。JPEG靜態(tài)圖像壓縮標(biāo)準(zhǔn)應(yīng)用非常廣泛，是圖像壓縮中主要的標(biāo)準(zhǔn)之一。研究JPEG圖像壓縮在FPGA上的實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。 論文從實(shí)際工程應(yīng)用出發(fā)，通過設(shè)計(jì)圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實(shí)現(xiàn)。首先闡述JPEG基本模式的壓縮編碼的標(biāo)準(zhǔn)，然后在設(shè)計(jì)規(guī)劃過程中，采用SOC的設(shè)計(jì)思想，給出整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、層次劃分，對(duì)各個(gè)模塊的HDL實(shí)現(xiàn)進(jìn)行詳細(xì)的描述，最后完成整體驗(yàn)證。方案采用了IP核復(fù)用的設(shè)計(jì)技術(shù)，基于Xilinx公司本身的IP核，進(jìn)行了再次開發(fā)。在研究JPEG標(biāo)準(zhǔn)的核心算法DCT的基礎(chǔ)上，加以改進(jìn)，設(shè)計(jì)了適合器件結(jié)構(gòu)的基于DA算法的DCT變換的IP核。通過結(jié)構(gòu)和算法的優(yōu)化，提高了速度，減少占用過多的片內(nèi)資源。 設(shè)計(jì)基于Xilinx的Virtex- II系列的FPGA的硬件平臺(tái),在ISE7.1中編譯綜合，最后通過Modelsim仿真驗(yàn)證。分辨率為352×288大小的源圖像，在不同的壓縮等級(jí)設(shè)置下，均測(cè)試通過。仿真驗(yàn)證的結(jié)果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運(yùn)行，設(shè)計(jì)在速度和資源利用率方面達(dá)到了較優(yōu)的狀態(tài)，能夠滿足一般圖像壓縮的要求。 整個(gè)設(shè)計(jì)可以作為單獨(dú)的JPEG編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：nairui21
為了讓公司新進(jìn)人員及經(jīng)銷商伙伴們對(duì)交換式電源供應(yīng)器有基本的了解，明緯特別出版了 這本『交換式電源供應(yīng)器技術(shù)手冊(cè)』。這是我們編輯小組以明緯 22 年來從事設(shè)計(jì)、生產(chǎn)、 銷售交換式電源供應(yīng)器的經(jīng)驗(yàn)為基礎(chǔ)，結(jié)合教科書及安規(guī)文件而編輯出之成果。 此手冊(cè)包含電源供應(yīng)器簡介、規(guī)格解釋、安規(guī)、EMC 及 CE 簡介、信賴度、電源供應(yīng)器使 用注意事項(xiàng)、常見技術(shù)問題 Q&A、及簡易故障排除等主題。內(nèi)容著重于事實(shí)的描述而非理 論的推導(dǎo)，非常適合無電源供應(yīng)器技術(shù)背景的從業(yè)人員研讀，讀者必可在短時(shí)間內(nèi)對(duì)交換 式電源供應(yīng)器及相關(guān)規(guī)格、應(yīng)用、安規(guī)有概略性的認(rèn)識(shí)。 本手冊(cè)緣起于 1996 年 2 月發(fā)行之『交換式電源供應(yīng)器使用手冊(cè)』，歷經(jīng)多次修訂再版。而 本版主要加強(qiáng)了圖、表的輔助說明，讓非技術(shù)背景的讀者更容易接納此手冊(cè)的內(nèi)容。另外 針對(duì)安規(guī)及 EMC 的部分也參考最新規(guī)范予以修訂，整理出更完整的內(nèi)容以利讀者的了解。 最后感謝編輯小組各成員不吝分享自己在技術(shù)、研發(fā)、工程、品保、維修、安規(guī)及 EMC 等 領(lǐng)域的經(jīng)驗(yàn)，然編輯小組組員均系工程背景人員，在文章撰寫上均并非專業(yè)，期望讀者多 予包涵并能不吝指教提供您寶貴的意見，讓本手冊(cè)下一版的內(nèi)容更加完整、更有價(jià)值。 明緯企業(yè)股份有限公
標(biāo)簽： 明緯 開關(guān)電源 技術(shù)資料
上傳時(shí)間： 2013-07-11
上傳用戶：kksuyiwen
JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn)，小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(shí)(空)域或頻率域局部化的時(shí)頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機(jī)制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡化了小波變換的計(jì)算，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域得到廣泛的應(yīng)用。通過提升的方法很容易構(gòu)造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡化了小波變換的硬件電路設(shè)計(jì)。在當(dāng)今數(shù)字化和信息化時(shí)代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點(diǎn)。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據(jù)JPEG 2000推薦無損提升小波算法和有損提升小波算法，設(shè)計(jì)圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下： 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時(shí)頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計(jì)算離散小波的快速算法等。重點(diǎn)放在介紹正交小波和雙正交小波的構(gòu)造方法，并介紹了數(shù)字圖像在小波域的特點(diǎn)。討論了提升小波變換的基本思想，討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實(shí)現(xiàn)，討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計(jì)流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢(shì)及FPGA/CPLD基本結(jié)構(gòu)，然后重點(diǎn)介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點(diǎn)，以及Xilinx的FPGA開發(fā)軟件ISE，最后介紹了硬件描述語言VHDL語言的特點(diǎn)。 最后一部分是本論文研究的主要內(nèi)容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計(jì)和二維變換模塊設(shè)計(jì)。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣，二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對(duì)提升小波變換的FPGA實(shí)現(xiàn)中的大量細(xì)節(jié)問題進(jìn)行了討論，給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖，并對(duì)原理圖進(jìn)行了仿真測(cè)試，仿真測(cè)試結(jié)果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實(shí)際要求。
上傳時(shí)間： 2013-06-08
上傳用戶：dwzjt
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點(diǎn)，廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號(hào)，作為測(cè)試信號(hào)源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時(shí)恢復(fù)等；完成了整個(gè)調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計(jì)并實(shí)現(xiàn)了各個(gè)算法模塊，并在硬件平臺(tái)上加以實(shí)現(xiàn)。通過實(shí)際現(xiàn)場(chǎng)測(cè)試，實(shí)現(xiàn)了對(duì)所偵收信號(hào)的正確解調(diào)。論文還實(shí)現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計(jì)算機(jī)進(jìn)行后續(xù)處理。
上傳時(shí)間： 2013-06-30
上傳用戶：Miyuki
紅外成像制導(dǎo)武器系統(tǒng)在打擊目標(biāo)的過程中，起始階段由于距離目標(biāo)比較遠(yuǎn)，其成的像是只有幾個(gè)象素大小的小目標(biāo)，對(duì)于在機(jī)車內(nèi)進(jìn)行鎖定目標(biāo)的操作手來說，看不見目標(biāo)的外形輪廓。為了提醒操作手注意圖
標(biāo)簽： 復(fù)雜背景 條件下 運(yùn)動(dòng)小目標(biāo) 檢測(cè)方法
上傳時(shí)間： 2013-04-24
上傳用戶：爺?shù)臍赓|(zhì)
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
