Michael J. Pont 的嵌入式系統(tǒng)編程講座1， 8051CPU，keil開發(fā)環(huán)境。英文的，通俗易懂。
上傳時間： 2014-10-13
上傳用戶：獨孤求源
Michael J. Pont 的嵌入式系統(tǒng)編程講座2， 8051CPU，keil開發(fā)環(huán)境。英文的，通俗易懂。
上傳時間： 2016-11-08
上傳用戶：qw12
從http網(wǎng)頁上抓圖到你的計算機show 可以用J++ 或 Sun Javac compile J++ 須要將swing的class放置在 C:\WINDOWS\java\classes\javax\swing J++ 不能抓網(wǎng)絡(luò)的圖但可以抓你計算機里面的圖
標簽： WINDOWSjavaclassesjav compile Javac class
上傳時間： 2013-12-26
上傳用戶：chenlong
摘要:實戰(zhàn)條件下如何評價短波跳頻通信系統(tǒng)的抗干擾性能是構(gòu)建短波跳頻通信系統(tǒng)的重要環(huán)rr-}J。由于不 能得到精確的指標評價值，采川組合賦權(quán)法給出了系統(tǒng)抗干擾性能的評價算法已經(jīng)不能適川。給出了一種模糊綜 合評價方法，該方法有如下優(yōu)點:為避兔專家賦指標權(quán)值的卞觀隨意性，將德爾菲(Delphi)法和層次分析法(AHP)相結(jié)合來確定指標權(quán)值 為了便于專家較準確地作出評判，給出了指標評價等級，并利川模糊評價法給出指標評價矩 陣，最后得到評價結(jié)果。評價實例表明了該方法的有效性。
標簽： 短波跳頻 通信系統(tǒng) rr 條件下
上傳時間： 2013-12-17
上傳用戶：yzy6007
A test problem generator for non-stationary environments,Branke J的MovingPeak問題
標簽： non-stationary environments MovingPeak generator
上傳時間： 2014-12-20
上傳用戶：秦莞爾w
Chan T. and Shen J., Image Processing and Analysis (2005,400pp)一本圖像處理的書~很有意思，臺灣的人寫的
標簽： T. Processing and Analysis
上傳時間： 2013-12-22
上傳用戶：dianxin61
《Java手機程式設(shè)計入門》／王森 書號：29014 頁數(shù)：約 492 頁 ISBN：957-200-527-8 出版日期：2001年08月25日 出版廠商：知城數(shù)位科技股份有限公司 訂價：380 第一章 Java 2 Micro Edition概論陣 第二章 Java程式設(shè)計簡介陣 第三章 撰寫您的第一個手機程式陣 第四章 在實體機器上執(zhí)行MIDlet陣 第五章 J2ME Wireless Toolkit陣 第六章 Motorola A6288手機程式開發(fā)陣 第七章 JBuilder MobileSet陣 第八章 MIDP for Palm 第九章 MIDlet的事件處理陣 第十章 MIDP圖形使用者介面程式設(shè)計陣 第十一章 MIDP圖形處理陣 第十二章 MIDP資料庫程式設(shè)計陣 第十三章 MIDP網(wǎng)路程式設(shè)計陣 附錄A MID其他參考資源總整理陣 附錄B Motorola J2ME SDK
上傳時間： 2016-12-01
上傳用戶：coeus
用Delphi6寫的演示在程序中如何設(shè)定富于個性的熱鍵,例如F+J.
上傳時間： 2016-12-02
上傳用戶：luke5347
基于ARM 微控制器配置FPGA 的實現(xiàn) 摘 要:介紹了基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX XC2S150PQ208 FPGA 的實現(xiàn)過程。這是一種靈活和經(jīng)濟的FPGA 的配置方法。介紹了ISP 和J TAG 的原 理、系統(tǒng)實現(xiàn)的流程、硬件電路設(shè)計、J TAG 驅(qū)動算法的實現(xiàn)和配置時間的測試結(jié)果。
上傳時間： 2013-12-19
上傳用戶：chenxichenyue
FSCQ1565RP J TAG驅(qū)動算法是MCU 以J TAG模式配置FPGA 的關(guān) 鍵。算法調(diào)用SVF 配置文件,解釋其中的語法規(guī)范,生成嚴 格的TAP 總線時序,驅(qū)動MCU 的通用I/ O 管腳來完成對 FPGA 的配置。其中TAP 時序是算法設(shè)計和實現(xiàn)調(diào)試的一 個主要方面,時序關(guān)系[ 2 ]如圖3 所示。
上傳時間： 2016-12-06
上傳用戶：zhaoq123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<code id="awqig"></code>