8051處理器自誕生起近30年來，一直都是嵌入式應(yīng)用的主流處理器，不同規(guī)模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產(chǎn)品。該處理器極具靈活性，可讓開發(fā)者自行定義部分指令，量身訂制所需的功能模塊和外設(shè)接口，而且有標(biāo)準(zhǔn)版和經(jīng)濟(jì)版等多種版本可供選擇，可讓設(shè)計(jì)人員各取所需，實(shí)現(xiàn)更高性價(jià)比的結(jié)構(gòu)。如此多的優(yōu)越性使得8051處理器牢固地占據(jù)著龐大的應(yīng)用市場，因此研究和發(fā)展8051及與其兼容的接口具有極大的應(yīng)用前景。在眾多8051的外設(shè)接口中，I2C總線接口扮演著重要的角色。通用的12C接口器件，如帶12C總線的RAM，ROM，AD／DA，LCD驅(qū)動(dòng)器等，越來越多地應(yīng)用于計(jì)算機(jī)及自動(dòng)控制系統(tǒng)中。因此，本論文的根本目的就是針對如何在8051內(nèi)核上擴(kuò)展I2C外設(shè)接口進(jìn)行較深入的研究。 本課題項(xiàng)目采用可編程技術(shù)來開發(fā)805l核以及12C接口。由于8051內(nèi)核指令集相容，我們能借助在現(xiàn)有架構(gòu)方面的經(jīng)驗(yàn)，發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢，較快地完成設(shè)計(jì)。在8051核模塊里，我們主要實(shí)現(xiàn)中央處理器、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)／計(jì)數(shù)器、并行接口、串行接口和中斷系統(tǒng)等七大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線，這些都是標(biāo)準(zhǔn)8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊，采用自下而上的方法，逐次實(shí)現(xiàn)一位的收發(fā)、一個(gè)字節(jié)的收發(fā)、一個(gè)命令的收發(fā)，直至實(shí)現(xiàn)I2C的整個(gè)通信協(xié)議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設(shè)備TMPl01來驗(yàn)證。本課題的最終目的是可編程邏輯器件實(shí)現(xiàn)的8051核成功并高效地控制擴(kuò)展的12C接口與從設(shè)備TMPl01通信。 用EP2C35F672C6芯片開發(fā)的12C接口，數(shù)據(jù)的傳輸速率由該芯片嵌入8051微處理的時(shí)鐘頻率決定。經(jīng)測試其傳輸速率可達(dá)普通速率和快速速率。 目前集成了該12C接口的8051核已經(jīng)在工作中投入使用，主要用于POS設(shè)備的用戶數(shù)據(jù)加密及對設(shè)備溫度的實(shí)時(shí)控制。雖然該設(shè)備尚未大批量投產(chǎn)，但它已成功通過PCI(PaymentCardIndustry)協(xié)會(huì)認(rèn)證。
標(biāo)簽： FPGA 8051 I2C 內(nèi)核
上傳時(shí)間： 2013-06-18
上傳用戶：731140412
SL811HS是一個(gè)嵌入式的主/從設(shè)備控制器，可以全速或低速與USB設(shè)備通信。SL811HS可以接微處理器，微控制器，DSP，或者直接接到多種總線上如：ISA,PCMCIA和其它。SL811HS
上傳時(shí)間： 2013-04-24
上傳用戶：sy_jiadeyi
使用Java語言有非常多的好處，如安全的對象引用、語言級支持多線程和跨平臺(tái)等特性。但是嵌入式系統(tǒng)中Java語言的應(yīng)用卻很少見，這是由于Java如下兩方面的不足： (1)Java虛擬機(jī)實(shí)現(xiàn)需要大量的硬件資源；(2)Java語言的運(yùn)行時(shí)間不可預(yù)測。 為此，本論文將實(shí)現(xiàn)一個(gè)能夠應(yīng)用在低端FPGA器件的實(shí)時(shí)Java虛擬機(jī)。論文的主要?jiǎng)?chuàng)新點(diǎn)如下： 1．使用基于堆棧的RISC模型處理器實(shí)現(xiàn)CISC模型的JVM； 2．處理器微指令無任何相關(guān)性； 3．所設(shè)計(jì)的JVM能使Java程序擁有足夠的底層訪問能力。 論文的主要內(nèi)容和工作如下： 1．制定基于堆棧的RISC結(jié)構(gòu)處理器各級結(jié)構(gòu)。 2．設(shè)計(jì)簡潔高效的處理器微指令，并且微指令能夠滿足字節(jié)碼的需要。 3．制定Java字節(jié)碼到處理器代碼的轉(zhuǎn)換關(guān)系和快速轉(zhuǎn)換結(jié)構(gòu)。 4．設(shè)計(jì)中使用高速緩存，提高運(yùn)行速度。 5．優(yōu)化堆棧的硬件結(jié)構(gòu)，使得出棧入棧操作更加簡潔快速。 6．設(shè)計(jì)一系列的本地方法，使得Java程序能夠直接訪問底層資源。 7．將Java類庫使用本地方法實(shí)現(xiàn)。 8．自定義程序在內(nèi)存中的結(jié)構(gòu)，并使用裝載工具實(shí)現(xiàn)。 9．制定處理外圍數(shù)據(jù)處理機(jī)制，如IO和內(nèi)存接口10．制定中斷處理方式，并且實(shí)現(xiàn)軟中斷的機(jī)制。
上傳時(shí)間： 2013-06-11
上傳用戶：417313137
在工業(yè)控制領(lǐng)域，多種現(xiàn)場總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實(shí)時(shí)性，而實(shí)現(xiàn)現(xiàn)場設(shè)備間的高精度時(shí)鐘同步是保證以太網(wǎng)高實(shí)時(shí)性的前提和基礎(chǔ)。 IEEE 1588定義了一個(gè)能夠在測量和控制系統(tǒng)中實(shí)現(xiàn)高精度時(shí)鐘同步的協(xié)議——精確時(shí)間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計(jì)算和分布式對象等多項(xiàng)技術(shù)，適用于所有通過支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時(shí)鐘同步起來，占用最少的網(wǎng)絡(luò)和局部計(jì)算資源，在最好情況下能達(dá)到系統(tǒng)級的亞微級的同步精度。 基于PC機(jī)軟件的時(shí)鐘同步方法，如NTP協(xié)議，由于其實(shí)現(xiàn)機(jī)理的限制，其同步精度最好只能達(dá)到毫秒級；基于嵌入式軟件的時(shí)鐘同步方法，將時(shí)鐘同步模塊放在操作系統(tǒng)的驅(qū)動(dòng)層，其同步精度能夠達(dá)到微秒級。現(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時(shí)鐘同步的要求，但是對于運(yùn)動(dòng)控制等需求高精度定時(shí)的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時(shí)鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時(shí)間不一致、晶振頻率漂移等因素，很難達(dá)到亞微秒級的同步精度。 本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的時(shí)鐘同步方法，以IEEE 1588作為時(shí)鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實(shí)現(xiàn)TCP/IP通訊，以數(shù)字電路形式實(shí)現(xiàn)時(shí)鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn)，通過準(zhǔn)確捕獲報(bào)文時(shí)間戳和動(dòng)態(tài)補(bǔ)償晶振頻率漂移等手段，相對于嵌入式軟件時(shí)鐘同步方法實(shí)現(xiàn)了更高精度的時(shí)鐘同步，并通過實(shí)驗(yàn)驗(yàn)證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級的同步精度。
上傳時(shí)間： 2013-07-28
上傳用戶：heart520beat
uclinux表示micro-control linux.即“微控制器領(lǐng)域中的Linux系統(tǒng)”，是Lineo公司的主打產(chǎn)品，同時(shí)也是開放源碼的嵌入式Linux的典范之作。uCLinux主要是針對目標(biāo)處理器沒有存儲(chǔ)管理單元MMU（Memory Management Unit）的嵌入式系統(tǒng)而設(shè)計(jì)的。它已經(jīng)被成功地移植到了很多平臺(tái)上。由于沒有MMU，其多任務(wù)的實(shí)現(xiàn)需要一定技巧。
標(biāo)簽： uClinux
上傳時(shí)間： 2013-06-13
上傳用戶：天大地大
KEILC51標(biāo)準(zhǔn)C編譯器為8051微控制器的軟件開發(fā)提供了C語言環(huán)境,同時(shí)保留了匯編代碼高效,快速的特點(diǎn)。C51編譯器的功能不斷增強(qiáng)， 使你可以更加貼近CPU本身，及其它的衍生產(chǎn)品。C51已被完全集成到uVision2的集成開發(fā)環(huán)境中，這個(gè)集成開發(fā)環(huán)境包含：編譯器，匯編器，實(shí)時(shí)操作系統(tǒng)，項(xiàng)目管理器，調(diào)試器。uVision2 IDE可為它們提供單一而靈活的開發(fā)環(huán)境。 C51 V7版本是目前最高效、靈活的8051開發(fā)平臺(tái)。它可以支持所有8051的衍生產(chǎn)品，也可以支持所有兼容的仿真器，同時(shí)支持其它第三 方
上傳時(shí)間： 2013-04-24
上傳用戶：cuiyashuo
TASKING 產(chǎn)品是工業(yè)標(biāo)準(zhǔn)計(jì)算機(jī)平臺(tái)的嵌入式軟件開發(fā)環(huán)境，是嵌入式軟件開發(fā)的世界領(lǐng)先地位的工具， 它融合了嵌入式交流通信時(shí)代競爭所需的先進(jìn)的軟件設(shè)計(jì)技術(shù)。 TASKING綜合發(fā)展的環(huán)境， 編譯器， 調(diào)試器和RTOS給嵌入式所有發(fā)展領(lǐng)域的DSPs， 8-， 16- 和 32-bit微處理器及微控制器。 TASKING產(chǎn)品目前已擁有100，000得到許可的使用商， 其中包括世界一流的汽車業(yè)、工業(yè)、電信、數(shù)據(jù)通信和計(jì)算機(jī)外圍設(shè)備制造商， TASKING產(chǎn)品在技術(shù)領(lǐng)導(dǎo)和革新方面歷史悠久。 ?
標(biāo)簽： Tasking_v 8.51 Demo 1.2
上傳時(shí)間： 2013-05-20
上傳用戶：wfl_yy
德州儀器（TI）通過多種不同的處理工藝提供了寬范圍的運(yùn)算放大器產(chǎn)品，其類型包括了高精度、微功耗、低電壓、高電壓、高速以及軌至軌。TI還開發(fā)了業(yè)界最大的低功耗及低電壓運(yùn)算放大器產(chǎn)品選集，其設(shè)計(jì)特性可滿足寬范圍的多種應(yīng)用
標(biāo)簽： 放大器 數(shù)據(jù)轉(zhuǎn)換器 選擇指南
上傳時(shí)間： 2013-06-16
上傳用戶：不挑食的老鼠
隨著Internet的不斷發(fā)展，人們希望日常生活中所用到的嵌入式設(shè)備都能夠很方便地實(shí)現(xiàn)Intemet接入，這對嵌入式系統(tǒng)設(shè)計(jì)提出了新的挑戰(zhàn)，要求低成本、多功能、高性能。這些是目前嵌入式系統(tǒng)設(shè)計(jì)的熱點(diǎn)。 可編程邏輯器件FPGA在過去的幾十年中取得了飛速發(fā)展，從最初的幾千門到現(xiàn)在的幾百萬門，可靠性與集成度不斷提高，而功耗和成本卻在不斷降低，具有很高的性價(jià)比。再加上開發(fā)周期短、對開發(fā)人員的要求相對較低的優(yōu)點(diǎn)，因此被大量應(yīng)用于嵌入式系統(tǒng)設(shè)計(jì)中。 本文是基于FPGA高性價(jià)比、可靈活配置的特點(diǎn)，也是當(dāng)前流行的“微控制器+FPGA”的嵌入式系統(tǒng)設(shè)計(jì)方式，所以我們提出了基于FPGA的實(shí)現(xiàn)方案。本文通過在FPGA中硬件實(shí)現(xiàn)嵌入式TCP/IP協(xié)議(包括UDP、IP、ARP、TCP等網(wǎng)絡(luò)協(xié)議)以及以太網(wǎng)MAC協(xié)議，并提供標(biāo)準(zhǔn)MII接口，通過外接PHY實(shí)現(xiàn)網(wǎng)絡(luò)連接。最終成功地通過了驗(yàn)證。 基于FPGA的實(shí)現(xiàn)可以有效地降低成本，同時(shí)可以在其中集成其他功能模塊，提高整個(gè)系統(tǒng)的集成度，減小PCB版圖面積和布線復(fù)雜度，有利于提高系統(tǒng)可靠性。因此，本研究課題對嵌入式系統(tǒng)設(shè)計(jì)有很大的實(shí)用價(jià)值。
標(biāo)簽： TCPIP FPGA 嵌入式 協(xié)議
上傳時(shí)間： 2013-07-08
上傳用戶：450976175
以視頻、音頻等大數(shù)據(jù)量為特點(diǎn)的以太網(wǎng)應(yīng)用成為嵌入式以太網(wǎng)技術(shù)廣泛普及的因素之一。針對此類應(yīng)用，采用UDP作為傳輸協(xié)議能有效解決傳輸速度的問題。目前業(yè)內(nèi)已有的嵌入式以太網(wǎng)解決方案眾多，其中在微控制器內(nèi)移植軟件 ...
標(biāo)簽： UDPIP FPGA 硬件 協(xié)議棧
上傳時(shí)間： 2013-04-24
上傳用戶：prczsf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
