<strike id="6sg88"></strike>
基于Xilinx XC3S500E的FPGA最小開(kāi)發(fā)板制作的文章。
標(biāo)簽： Xilinx S500 500E FPGA
上傳時(shí)間： 2013-08-19
上傳用戶(hù)：hhkpj
實(shí)現(xiàn)8通道模擬/數(shù)字轉(zhuǎn)換和數(shù)字/模擬轉(zhuǎn)換的例子,采用ISA總線(xiàn)控制邏輯.
標(biāo)簽： ISA 模擬 數(shù)字轉(zhuǎn)換 數(shù)字
上傳用戶(hù)：talenthn
一套基于XILIX,SPATAN2,XC2S200 芯片實(shí)驗(yàn)板上的,10個(gè)典型VRILOGHDL的FPGA實(shí)驗(yàn),有幫助,
標(biāo)簽： VRILOGHDL SPATAN XILIX FPGA
上傳用戶(hù)：偷心的海盜
C6000系列之6701開(kāi)發(fā)板相關(guān)文件及說(shuō)明
標(biāo)簽： C6000 6701 開(kāi)發(fā)板
上傳時(shí)間： 2013-08-20
上傳用戶(hù)：xuanjie
YLP270開(kāi)發(fā)板光盤(pán)附帶的cpld邏輯試驗(yàn)
標(biāo)簽： cpld YLP 270 開(kāi)發(fā)板
上傳用戶(hù)：stampede
s3c2410開(kāi)發(fā)板cpld源碼，希望有些參考價(jià)值
標(biāo)簽： s3c2410 cpld 開(kāi)發(fā)板 源碼
上傳用戶(hù)：wtrl
usb2.0 + fpga + dsp 開(kāi)發(fā)板的原理圖，希望對(duì)大家有用
標(biāo)簽： fpga usb 2.0 dsp
上傳時(shí)間： 2013-08-21
上傳用戶(hù)：moerwang
share-2440 開(kāi)發(fā)板的CPLD源代碼和燒寫(xiě)說(shuō)明
標(biāo)簽： share 2440 CPLD 開(kāi)發(fā)板
上傳用戶(hù)：songkun
AT89C51+CPLD 的EPM7064SLC44-10的學(xué)習(xí)板電路圖
標(biāo)簽： 7064 CPLD EPM SLC
上傳時(shí)間： 2013-08-23
上傳用戶(hù)：zaizaibang
xilinx ise 7.1下 實(shí)現(xiàn)sparten3 basys板上基于8086FPGA軟核的吃豆子游戲
標(biāo)簽： sparten3 xilinx basys 8086
上傳用戶(hù)：417313137
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
