波多野一区二区,日韩av毛片,99re6这里只有精品

快速入門

《51單片機C語言快速上手》.rar

單片機C語言快速入門！1講得很好的！！對初學者有一！！！

標簽： 51單片機C語言

上傳時間： 2013-04-24

上傳用戶：gengxiaochao
基于FPGA的快速傅立葉變換.rar

隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理廣泛應(yīng)用于聲納、雷達、通訊語音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實現(xiàn)FFT算法的方案。數(shù)字信號處理板的硬件電路設(shè)計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實時處理的要求，給出了數(shù)字信號處理板的硬件設(shè)計方案并對硬件電路的實現(xiàn)進行了分析和說明。依據(jù)數(shù)字系統(tǒng)的設(shè)計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現(xiàn)了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現(xiàn)了設(shè)備的枚舉過程。

標簽： FPGA 傅立葉變換

上傳時間： 2013-06-27

上傳用戶：a937518043
快速傅立葉變換（FFT）的FPGA實現(xiàn).rar

隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數(shù)量級，在數(shù)字信號處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號處理的重要手段之一。現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時基于FPGA實現(xiàn)FFT的設(shè)計方法和思想被提出。本次設(shè)計的目的是快速傅立葉變換(FFT)的FPGA實現(xiàn)。此文在分析了快速傅立葉算法的基礎(chǔ)上，提出了一種頻率抽取基4 FFT的FPGA設(shè)計方案，針對現(xiàn)有FFT的FPGA實現(xiàn)過程中蝶形運算需要頻繁乘以多個旋轉(zhuǎn)因子提出了改進方法，減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲空間，加快了蝶形運算的速度，設(shè)計的地址映射方法，無需運算即可得到所需數(shù)據(jù)的存放地址，并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式，來提高快速傅立葉變換(FFT)FPGA實現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個FFT處理器的電路設(shè)計，經(jīng)過模塊時序仿真和數(shù)據(jù)的驗證及測試，達到工作在50MHz時鐘頻率的設(shè)計要求。最后對后續(xù)設(shè)計做了描述，并對用FPGA實現(xiàn)FFT做了展望。

標簽： FPGA FFT 傅立葉變換

上傳時間： 2013-04-24

上傳用戶：康郎
74HC595串入并出芯片應(yīng)用.zip

74HC595串入并出芯片應(yīng)用74HC595串入并出芯片應(yīng)用

標簽： 595 zip 74 HC

上傳時間： 2013-04-24

上傳用戶：lixinxiang
《51單片機C語言快速上手》.rar

介紹了51單片機原理及組成，并詳細論述了C語言。可使入門者快速上手

標簽： 51單片機C語言

上傳時間： 2013-06-05

上傳用戶：luominghua
雙信號快速測頻技術(shù)及FPGA實現(xiàn)

建立在數(shù)據(jù)率轉(zhuǎn)換技術(shù)之上的寬帶數(shù)字偵察接收機要求能夠?qū)崿F(xiàn)高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數(shù)據(jù)率轉(zhuǎn)換技術(shù)是寬帶數(shù)字偵察接收機關(guān)鍵技術(shù)之一，是解決寬帶數(shù)字接收機中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術(shù)以及帶通濾波，即寬帶數(shù)字下變頻技術(shù)，是實現(xiàn)數(shù)據(jù)率轉(zhuǎn)換系統(tǒng)的關(guān)鍵技術(shù)。本文首先介紹了寬帶數(shù)字偵察接收關(guān)鍵技術(shù)之一的數(shù)據(jù)率轉(zhuǎn)換技術(shù)，著重研究了快速、高精度雙信號測頻算法以及實驗系統(tǒng)硬件實現(xiàn)。論文主要工作如下： (1)分析了現(xiàn)代電子偵察環(huán)境下的信號特征，指出寬帶數(shù)字接收機必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實時的響應(yīng)時間。給出了一種頻率引導式的數(shù)字接收機方案，簡要介紹這種接收機的關(guān)鍵技術(shù)——快速、高精度頻率估計以及高效的數(shù)據(jù)率轉(zhuǎn)換。 (2)介紹了FFT技術(shù)在測頻算法中的應(yīng)用，比較了FFT專用芯片及其優(yōu)點和缺點，指出為了滿足實時處理要求，必須選用FPGA設(shè)計FFT模塊。 (3)在分析常規(guī)的插值算法基礎(chǔ)上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數(shù)的實部構(gòu)造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關(guān)理論，提出了結(jié)合FFT和自相關(guān)的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調(diào)并對消該頻率成分，最后利用自相關(guān)理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術(shù)，研究了信號平方與FFT結(jié)合的雙信號頻率估計算法。根據(jù)信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術(shù)提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，F(xiàn)PGA硬件實現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數(shù)估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現(xiàn)架構(gòu)，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統(tǒng)的硬件設(shè)計方案，給出了快速測頻及帶寬估計模塊設(shè)計。

標簽： FPGA 信號測頻

上傳時間： 2013-06-02

上傳用戶：youke111
基于FPGA的快速傅立葉變換實現(xiàn)

　　快速傅立葉變換(FFT)是數(shù)字信號處理中的重要內(nèi)容之一，是很多信號處理過程中的核心算法。本文先總結(jié)了快速傅立葉變換的一些常用算法，并綜合種種因素，采用了基2按頻率抽取算法作為實現(xiàn)算法，然后將以現(xiàn)場可編程門陣列(FPGA)和以DSP處理器這兩種實現(xiàn)數(shù)字信號處理的方式進行了比較，指出了各自的優(yōu)點和不足之處。最后以FPGA芯片XCS200為硬件平臺，以ISE6為軟件平臺，利用VHDL語言描述的方式實現(xiàn)了512點16Bit復數(shù)的快速傅立葉變換系統(tǒng)，并進行了仿真、綜合等工作。仿真結(jié)果表明其計算結(jié)果達到了一定的精度，運行速度可以滿足一般實時信號處理的要求。

標簽： FPGA 傅立葉變換實現(xiàn)

上傳時間： 2013-06-08

上傳用戶：cylnpy
802.3快速以太網(wǎng)MAC層研究及其在FPGA的實現(xiàn)

本文主要闡述基于FPGA對IEEE802.3快速以太網(wǎng)MAC層功能的實現(xiàn).首先介紹了以太網(wǎng)協(xié)議以及快速以太網(wǎng)接入無源光網(wǎng)EPON的原理,然后重點闡述了MAC層的FPGA設(shè)計、仿真及測試.先總體介紹了對整個MAC系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分,再對各個模塊的設(shè)計進行了詳細的描述,接著介紹了開發(fā)環(huán)境和驗證工具,之后給出了測試方案,驗證數(shù)據(jù)、實現(xiàn)結(jié)果及時序仿真波形圖.最后是對下一步將設(shè)計的MAC IP應(yīng)用于EPON的MAC層協(xié)議進行了研究分析,通過數(shù)學推導和實例給出了MPCP的DBA算法,并討論了在MAC核中添加MPCP協(xié)議的實現(xiàn)方法.

標簽： 802.3 FPGA MAC 快速以太網(wǎng)

上傳時間： 2013-06-10

上傳用戶：時代將軍
JPEG2000二維離散小波變換快速算法研究和FPGA實現(xiàn)

相對于JPEG中二維離散余弦變換(2DDCT)來說，在JPEG2000標準中，二維離散小波變換(2DDWT)是其圖像壓縮系統(tǒng)的核心變換。在很多需要進行實時處理圖像的系統(tǒng)中，如數(shù)碼相機、遙感遙測、衛(wèi)星通信、多媒體通信、便攜式攝像機、移動通信等系統(tǒng)，需要用芯片實現(xiàn)圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究，但大都只偏重算法研究，對算法硬件實現(xiàn)時的復雜性考慮較少，對圖像處理的小波變換硬件實現(xiàn)的研究也較少。　　本文針對圖像處理的小波變換算法及其硬件實現(xiàn)進行了研究。對文獻[13]提出的“內(nèi)嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析，提出一種基于提升方式的5/3小波變換適合硬件實現(xiàn)的算法，在MATLAB中仿真驗證了該算法，證明其是正確的。并設(shè)計了該算法的硬件結(jié)構(gòu)，在MATLAT的Simulink中進行仿真，對該結(jié)構(gòu)進行VHDL語言的寄存器傳輸級(RTL)描述與仿真，成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統(tǒng)的小波變換的邊界處理方法比較：由于將其邊界延拓過程內(nèi)嵌于小波變換模塊中，使該硬件結(jié)構(gòu)無需額外的邊界延拓過程，減少小波變換過程中對內(nèi)存的讀寫量，從而達到減少內(nèi)存使用量，降低功耗，提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較：無需增加額外的硬件計算模塊，又具有在硬件實現(xiàn)時不改變原來的提升小波算法的規(guī)則性結(jié)構(gòu)的特點。這種小波變換硬件芯片的實現(xiàn)不僅適用于JPEG2000的5/3無損小波變換，當然也可用于其它各種實時圖像壓縮處理硬件系統(tǒng)。

標簽： JPEG 2000 FPGA 二維

上傳時間： 2013-06-13

上傳用戶：jhksyghr
基于ARM和DDS技術(shù)的壓電陶瓷驅(qū)動電源設(shè)計

DDS（Direct Digital Synthesis直接數(shù)字頻率合成技術(shù)）是廣泛應(yīng)用的信號生成方法，其優(yōu)點是易于程控，輸出頻率分辨率高，同時芯片的集成度高，適合于嵌入式系統(tǒng)設(shè)計。針對現(xiàn)有的壓電陶瓷電源輸出波形頻率、相位等不能程控、電路集成度不高、體積和功耗較大等問題，本文以ARM作為控制電路核心，引入DDS技術(shù)產(chǎn)生輸出的波形信號，并由集成高壓運放將波形信號提高至輸出級的電壓和功率。在壓電陶瓷電源硬件電路中采用了模塊化設(shè)計，主要分為ARM控制電路、DDS系統(tǒng)驅(qū)動電路和波形調(diào)理電路、高壓運放電路等幾個部分。電源控制電路以三星公司的S3C2440控制器為核心，以觸摸屏作為人機輸入界面；DDS芯片選用ADI公司的AD9851，設(shè)計了DDS系統(tǒng)外圍驅(qū)動電路，濾波和信號調(diào)理電路，并應(yīng)用了將DDS與鎖相環(huán)技術(shù)相結(jié)合的雜散問題解決方案；高壓運放電路由兩級運放電路組成，采用了電壓控制型驅(qū)動原理，放大電路的核心是PA92集成高壓運放，加入了補償電路以提高系統(tǒng)的響應(yīng)帶寬，并在電源輸出設(shè)置了過電流保護和快速放電的放電回路。電源軟件部分采用WINCE嵌入式系統(tǒng)，根據(jù)WINCE系統(tǒng)驅(qū)動架構(gòu)設(shè)計DDS芯片的流接口程序，編寫了流接口函數(shù)和配置文件，并將流驅(qū)動程序集成入WINCE系統(tǒng)；編寫了基于EVC的觸摸屏人機界面主程序，由主程序?qū)⒂脩糨斎雲(yún)?shù)轉(zhuǎn)換為DDS芯片的控制字，并采用動態(tài)加載流驅(qū)動方式將控制字送入DDS芯片實現(xiàn)了對其輸出的控制。對電源進行了不同典型波形輸出的測試實驗。在實驗中，測試了DDS信號波形輸出的精度和分辨率、電源動態(tài)輸出精度和對信號波形的跟隨性和響應(yīng)性能。實驗表明，壓電陶瓷電源輸出信號波形精度較高，對波形、頻率等參數(shù)改變的響應(yīng)速度快，達到電源輸出穩(wěn)定性要求。

標簽： ARM DDS 壓電陶瓷驅(qū)動

上傳時間： 2013-04-24

上傳用戶：haoxiyizhong