本文在分析了嵌入式技術(shù)及控制系統(tǒng)的發(fā)展概況后，首先對(duì)現(xiàn)場(chǎng)總線，主要是CAN總線的技術(shù)特點(diǎn)進(jìn)行了全面的介紹，并重點(diǎn)對(duì)CAN總線網(wǎng)絡(luò)中數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性問(wèn)題及改善的方案進(jìn)行了分析和研究。之后利用嵌入式技術(shù)實(shí)現(xiàn)了基于CAN總線的網(wǎng)絡(luò)測(cè)控系統(tǒng)。該系統(tǒng)的主控節(jié)點(diǎn)，即ARM平臺(tái)采用32位的嵌入式處理器AR2M和嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ來(lái)實(shí)現(xiàn)，并在該平臺(tái)上完成了系統(tǒng)多任務(wù)的建立，包括與底層CAN網(wǎng)絡(luò)的通信、液晶顯示輸出和嵌入式Web服務(wù)器等。 論文共分六章。第一章介紹了控制系統(tǒng)的發(fā)展過(guò)程、嵌入式技術(shù)及其發(fā)展現(xiàn)狀，并引出了課題的背景和研究意義，給出了主要研究?jī)?nèi)容。第二章著重介紹了CAN現(xiàn)場(chǎng)總線技術(shù)，并對(duì)其工作原理和CAN總線系統(tǒng)的實(shí)時(shí)性進(jìn)行了分析。第三章論述了CAN總線測(cè)控網(wǎng)絡(luò)的實(shí)現(xiàn)以及CAN測(cè)控網(wǎng)絡(luò)與Internet集成的必要性，并給出了本文的系統(tǒng)設(shè)計(jì)方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測(cè)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，詳細(xì)闡述了系統(tǒng)的硬件、軟件設(shè)計(jì)思路和實(shí)現(xiàn)方法。硬件方面，介紹了硬件平臺(tái)中的主處理器LPC2292和整個(gè)硬件邏輯模塊。軟件設(shè)計(jì)上實(shí)現(xiàn)了μC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)在ARM7上的移植，并完成了嵌入式系統(tǒng)下多任務(wù)的建立。第五章介紹了以QXLPC-Ⅲ過(guò)程控制系統(tǒng)為應(yīng)用對(duì)象，進(jìn)行的實(shí)際應(yīng)用實(shí)驗(yàn)，該實(shí)驗(yàn)對(duì)被控過(guò)程的部分物理量進(jìn)行了檢測(cè)，驗(yàn)證了本方案的可行性。第六章對(duì)全文進(jìn)行了總結(jié)，給出了有待進(jìn)一步研究的問(wèn)題，并對(duì)后續(xù)工作進(jìn)行了展望。
上傳時(shí)間： 2013-06-03
上傳用戶：zttztt2005
本文主要研究采用以太網(wǎng)接口芯片RTL8019AS和TCP/IP協(xié)議實(shí)現(xiàn)嵌入式WEB服務(wù)器，此服務(wù)器可以使各種帶串口的工控設(shè)備和數(shù)據(jù)采集設(shè)備很容易地連接到Internet，這樣就能夠利用Internet實(shí)現(xiàn)對(duì)各種嵌入式設(shè)備的低成本遠(yuǎn)程訪問(wèn)和資源共享。 本研究實(shí)現(xiàn)的嵌入式WEB服務(wù)器以STC89C51系列單片機(jī)為核心，用其串口作為與嵌入式設(shè)備的接口，用RTL8019AS芯片和RJ-45作為以太網(wǎng)接口，并通過(guò)軟件實(shí)現(xiàn)RS-232與TCP/IP協(xié)議的轉(zhuǎn)換，通過(guò)以太網(wǎng)實(shí)現(xiàn)嵌入式設(shè)備與遠(yuǎn)程計(jì)算機(jī)之間的雙向數(shù)據(jù)通信，給出了硬件設(shè)計(jì)和軟件實(shí)現(xiàn)方案。硬件主要研究微控制器和以太網(wǎng)控制芯片之間的接口設(shè)計(jì)和以太網(wǎng)控制芯片RTL8019AS的驅(qū)動(dòng)。軟件部分研究實(shí)現(xiàn)了TCP/IP的各層協(xié)議，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在實(shí)際中得以應(yīng)用，如對(duì)于蓄電池電壓的遠(yuǎn)程檢測(cè)等。 研究結(jié)果表明，利用嵌入式WEB服務(wù)器將嵌入式設(shè)備連入Internet網(wǎng)絡(luò)是切實(shí)可行的。經(jīng)實(shí)驗(yàn)測(cè)試整個(gè)系統(tǒng)占用資源少，成本較低、移植性較好，能夠完成常用的相關(guān)網(wǎng)絡(luò)通訊功能，網(wǎng)絡(luò)數(shù)據(jù)傳輸可靠性較好。
上傳時(shí)間： 2013-04-24
上傳用戶：liucf
本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術(shù)起源和背景，綜述了基于軟PLC的嵌入式系統(tǒng)的關(guān)鍵技術(shù)和優(yōu)點(diǎn)，最后介紹了其設(shè)計(jì)和實(shí)現(xiàn)的方法。 基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)分為開(kāi)發(fā)系統(tǒng)和運(yùn)行系統(tǒng)(又稱為虛擬機(jī)系統(tǒng))。本文概述了開(kāi)發(fā)系統(tǒng)，其運(yùn)行于PC機(jī)的操作系統(tǒng)如Windows或者Linux等，為用戶提供一個(gè)大眾化的編程環(huán)境，它包含編輯器、編譯器、連接器、調(diào)試器和通信接口幾個(gè)部分。編輯界面友好，可以讓用戶方便的使用LD、ST和FBD三種語(yǔ)言編寫程序，編譯器和連接器將源程序文件編譯和連接成虛擬機(jī)系統(tǒng)可執(zhí)行的目標(biāo)代碼文件；分析了開(kāi)發(fā)系統(tǒng)，其中詳細(xì)描述了編譯模塊的編制過(guò)程，實(shí)現(xiàn)了將指令表語(yǔ)言轉(zhuǎn)換為運(yùn)行系統(tǒng)能夠識(shí)別的C/C++指令的功能；詳細(xì)地研究了梯形圖轉(zhuǎn)換為指令表語(yǔ)言，以及由指令表語(yǔ)言向梯形圖語(yǔ)言的算法和數(shù)據(jù)結(jié)構(gòu)。調(diào)試器借助于虛擬機(jī)運(yùn)行系統(tǒng)提供的服務(wù)可完成對(duì)應(yīng)用程序的調(diào)試糾錯(cuò)；討論了uCLinux操作系統(tǒng)和編譯調(diào)試技術(shù)，以及采用ModBus/TCP工業(yè)通信協(xié)議的通信接口用于開(kāi)發(fā)系統(tǒng)和運(yùn)行系統(tǒng)之間的通信。 另一方面，本文分析了虛擬機(jī)運(yùn)行系統(tǒng)，它運(yùn)行于安裝了uCLinux的ARM7平臺(tái)上，包括運(yùn)行內(nèi)核模塊、系統(tǒng)管理模塊和通信接口模塊。由于uCLinux沒(méi)有MMU和本身對(duì)實(shí)時(shí)性沒(méi)有什么要求，而針對(duì)基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)要求，本文在對(duì)其進(jìn)行了uCLinux小型化研究的同時(shí)探討了雙內(nèi)核實(shí)時(shí)性方案，解決了uCLinux實(shí)時(shí)性不足的問(wèn)題。運(yùn)行內(nèi)核模塊調(diào)度和執(zhí)行應(yīng)用程序并管理時(shí)鐘。系統(tǒng)管理模塊管理系統(tǒng)狀態(tài)和內(nèi)存。通信模塊用于開(kāi)發(fā)系統(tǒng)及I/O設(shè)備通信。在此基礎(chǔ)上，對(duì)基于軟PLC的嵌入式系統(tǒng)的進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)試驗(yàn)將編譯的目標(biāo)代碼傳遞到基于軟PLC的嵌入式運(yùn)行系統(tǒng)中，實(shí)現(xiàn)了控制功能，驗(yàn)證了生成目標(biāo)代碼的正確性和開(kāi)發(fā)系統(tǒng)的可行性，實(shí)現(xiàn)了編輯界面友好，系統(tǒng)開(kāi)放，性價(jià)比較高的軟PLC嵌入式系統(tǒng)，達(dá)到了預(yù)期的目標(biāo)，具有一定理論和應(yīng)用價(jià)值。
標(biāo)簽： PLC 軟 嵌入式系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：jiiszha
十多年來(lái)，隨著信息技術(shù)、電子技術(shù)和通訊技術(shù)的發(fā)展，嵌入式系統(tǒng)已經(jīng)獲得了空前的應(yīng)用和發(fā)展。隨著嵌入式應(yīng)用系統(tǒng)功能復(fù)雜度的提高、對(duì)軟件產(chǎn)品的非功能約束的特別關(guān)注以及由于市場(chǎng)的激烈競(jìng)爭(zhēng)導(dǎo)致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開(kāi)發(fā)人員面臨著嚴(yán)峻的危機(jī)和挑戰(zhàn)。傳統(tǒng)的結(jié)構(gòu)化開(kāi)發(fā)方法已經(jīng)顯得力不從心，于是嵌入式軟件開(kāi)發(fā)人員在軟件開(kāi)發(fā)中引入了目前較為流行的“面向?qū)ο蠓椒?OO)”，．但是目前對(duì)該方法的應(yīng)用還只是停留在傳統(tǒng)的以編程為中心的嵌入式軟件開(kāi)發(fā)方法上，不能很好地保證軟件復(fù)用和代碼的重用，因此難以滿足市場(chǎng)對(duì)嵌入式軟件開(kāi)發(fā)效率和開(kāi)發(fā)質(zhì)量的要求。 本課題的研究?jī)?nèi)容是應(yīng)用面向?qū)ο蠓椒ǖ目蚣芗夹g(shù)，對(duì)嵌入式系統(tǒng)領(lǐng)域的專有結(jié)構(gòu)組件進(jìn)行封裝，創(chuàng)新性地提出了面向嵌入式系統(tǒng)領(lǐng)域的通用實(shí)時(shí)框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優(yōu)點(diǎn)一最大限度實(shí)現(xiàn)軟件重用外，最突出的是具備以下兩個(gè)特點(diǎn)： 1、功能和非功能的分離 在應(yīng)用面向?qū)ο蟮募夹g(shù)時(shí)，傳統(tǒng)的嵌入式軟件開(kāi)發(fā)方法關(guān)注的重點(diǎn)是軟件結(jié)構(gòu)和功能分解，、忽略了嵌入式環(huán)境下特殊的非功能性要求。為了在實(shí)現(xiàn)系統(tǒng)功能需求的同時(shí)，保證軟件系統(tǒng)的非功能性需求的實(shí)現(xiàn)，ARTIC框架引入了面向方面的思想，、把系統(tǒng)的非功能性需求從功能模塊中分離出來(lái)，為它們單獨(dú)設(shè)計(jì)組件。開(kāi)發(fā)人員在應(yīng)用該框架進(jìn)行嵌入式軟件設(shè)計(jì)時(shí)，只需要關(guān)注功能需求的實(shí)現(xiàn)，對(duì)于實(shí)時(shí)性、調(diào)度等非功能需求的實(shí)現(xiàn)可以通過(guò)調(diào)用ARTIC提供的時(shí)間管理模型和任務(wù)調(diào)度模型直接實(shí)現(xiàn)。 2、基于狀態(tài)機(jī)的主動(dòng)對(duì)象設(shè)計(jì)模式 根據(jù)嵌入式系統(tǒng)通常由多個(gè)控制線程組成的特點(diǎn)，應(yīng)用基于狀態(tài)機(jī)的主動(dòng)對(duì)象設(shè)計(jì)模式，把嵌入式軟件系統(tǒng)構(gòu)建成多個(gè)主動(dòng)對(duì)象的緝合。相對(duì)于傳統(tǒng)的面向?qū)ο蠓椒ǎ疚奶岢龅闹鲃?dòng)對(duì)象的最大特點(diǎn)在于：它提供對(duì)事件隊(duì)列、控制線程和表示主動(dòng)對(duì)象動(dòng)態(tài)行為狀態(tài)機(jī)等的封裝，并且該模式可以直接支持嵌入式系統(tǒng)的并行性。 ARTIC框架的應(yīng)用能夠幫助嵌入式軟件的開(kāi)發(fā)人員快速地開(kāi)發(fā)出高質(zhì)量的嵌入式軟件，除此之外，因?yàn)樗艘粋€(gè)微小的實(shí)時(shí)操作系統(tǒng)(RTOS) 報(bào)包裝，在某些場(chǎng)合可以作為一個(gè)簡(jiǎn)易的RTOS使用。為了驗(yàn)證ARTIC的性能，本文將該框架應(yīng)用于硬幣搬送實(shí)時(shí)控制系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)，從該系統(tǒng)的應(yīng)用中充分體現(xiàn)了ARTIC框架的優(yōu)點(diǎn)。
標(biāo)簽： 嵌入式系統(tǒng) 軟件開(kāi)發(fā)
上傳時(shí)間： 2013-06-21
上傳用戶：cxl274287265
數(shù)字信息時(shí)代帶來(lái)了“信息大爆炸”，使數(shù)據(jù)量大增，而數(shù)字圖像數(shù)據(jù)更是如此，如果不對(duì)圖像數(shù)據(jù)進(jìn)行有效的壓縮，那么圖像信息的存儲(chǔ)與傳輸將無(wú)法進(jìn)行。顯然，尋求一種高效的圖像壓縮系統(tǒng)具有很大的現(xiàn)實(shí)意義。 本文基于大規(guī)模現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)和高速數(shù)字信號(hào)處理器(DSP)協(xié)同作業(yè)，來(lái)完成實(shí)時(shí)圖像處理的系統(tǒng)設(shè)計(jì)。出于對(duì)系統(tǒng)設(shè)計(jì)上的性能和功耗方面的考慮，系統(tǒng)中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統(tǒng)集圖像采集、壓縮、顯示和存儲(chǔ)功能于一體，其中DSP為主處理器負(fù)責(zé)圖像處理，F(xiàn)PGA為協(xié)處理器負(fù)責(zé)系統(tǒng)的所有數(shù)字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結(jié)合FPGA和DSP自身的特點(diǎn)，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內(nèi)部按其存儲(chǔ)空間等分兩塊，利用乒乓技術(shù)完成對(duì)高速實(shí)時(shí)的圖像數(shù)據(jù)緩沖。 該系統(tǒng)從視頻采集、傳輸、壓縮到圖像存儲(chǔ)等整個(gè)過(guò)程的工作，分別由FPGA和DSP承擔(dān)。充分考慮到它們自身的優(yōu)缺點(diǎn)，在滿足系統(tǒng)實(shí)時(shí)性要求的同時(shí)，結(jié)構(gòu)靈活，便于以后的擴(kuò)展與升級(jí)。結(jié)果表明，在TMS320VC5502實(shí)現(xiàn)了對(duì)采集圖像的JPEG壓縮，效果良好且滿足了實(shí)時(shí)性的要求，因此系統(tǒng)的功能得到了總體上的驗(yàn)證。 關(guān)鍵詞：圖像處理；FPGA；DSP；JPEG
標(biāo)簽： FPGA DSP 實(shí)時(shí)圖像
上傳時(shí)間： 2013-06-11
上傳用戶：hjshhyy
隨著圖像處理技術(shù)的不斷發(fā)展，圖像處理技術(shù)在國(guó)民經(jīng)濟(jì)和社會(huì)生活的各個(gè)方面都得到了廣泛的運(yùn)用。與此同時(shí)，人們對(duì)圖像處理的要求也越來(lái)越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數(shù)字信號(hào)處理器（Digital Signal Process）。進(jìn)入20世紀(jì)以來(lái)，伴隨著半導(dǎo)體技術(shù)的發(fā)展，現(xiàn)場(chǎng)可編程門陣列FPGA以其應(yīng)用靈活、集成度高、功能強(qiáng)大、設(shè)計(jì)周期短、開(kāi)發(fā)成本低的特點(diǎn)，越來(lái)越多地被應(yīng)用在圖像處理領(lǐng)域。大量實(shí)踐證明，F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個(gè)在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預(yù)處理子系統(tǒng)。首先實(shí)現(xiàn)了一個(gè)通用可重復(fù)配置的圖像處理算法研究硬件平臺(tái)，完成圖像的采集、接收、處理、存儲(chǔ)、輸出等功能。由于FPGA本身具有完全的可重復(fù)配置性，所以該架構(gòu)的硬件平臺(tái)可以很方便的升級(jí)和重復(fù)配置。其次在該平臺(tái)上，本文使用Verilog HDL硬件語(yǔ)言在FPGA芯片上實(shí)現(xiàn)了多種圖像預(yù)處理算法。在實(shí)現(xiàn)過(guò)程中，為了充分發(fā)揮FPGA在并行處理方面的強(qiáng)大功能，本文對(duì)算法做了一定的改進(jìn)，使其盡量能使用并行處理的方式來(lái)完成。實(shí)驗(yàn)結(jié)果表明，本圖像預(yù)處理系統(tǒng)能在毫秒級(jí)高速地完成多種圖像算法，完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實(shí)際運(yùn)用中出現(xiàn)的噪聲類型多樣化的情況，我們?cè)O(shè)計(jì)了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過(guò)對(duì)處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對(duì)下一幅圖像的噪聲采用更有針對(duì)性的圖像處理方法。
上傳時(shí)間： 2013-05-20
上傳用戶：gundamwzc
任意波形發(fā)生器已成為現(xiàn)代測(cè)試領(lǐng)域應(yīng)用最為廣泛的通用儀器之一，代表了信號(hào)源的發(fā)展方向。直接數(shù)字頻率合成(DDS)是二十世紀(jì)七十年代初提出的一種全數(shù)字的頻率合成技術(shù)，其查表合成波形的方法可以滿足產(chǎn)生任意波形的要求。由于現(xiàn)場(chǎng)可編程門陣列(FPGA)具有高集成度、高速度、可實(shí)現(xiàn)大容量存儲(chǔ)器功能的特性，能有效地實(shí)現(xiàn)DDS技術(shù)，極大的提高函數(shù)發(fā)生器的性能，降低生產(chǎn)成本。 本文首先介紹了函數(shù)波形發(fā)生器的研究背景和DDS的理論。然后詳盡地?cái)⑹隽擞肍PGA完成DDS模塊的設(shè)計(jì)過(guò)程，接著分析了整個(gè)設(shè)計(jì)中應(yīng)處理的問(wèn)題，根據(jù)設(shè)計(jì)原理就功能上進(jìn)行了劃分，將整個(gè)儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個(gè)部分來(lái)實(shí)現(xiàn)。最后就這三個(gè)部分分別詳細(xì)地進(jìn)行了闡述。 在實(shí)現(xiàn)過(guò)程中，本設(shè)計(jì)選用了Altera公司的EP2C35F672C6芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設(shè)計(jì)中，F(xiàn)PGA芯片的設(shè)計(jì)和與控制芯片的接口設(shè)計(jì)是一個(gè)難點(diǎn)，本文利用Altera的設(shè)計(jì)工具QuartusⅡ并結(jié)合Verilog—HDL語(yǔ)言，采用硬件編程的方法很好地解決了這一問(wèn)題。論文最后給出了系統(tǒng)的測(cè)量結(jié)果，并對(duì)誤差進(jìn)行了一定分析，結(jié)果表明，可輸出步進(jìn)為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過(guò)實(shí)驗(yàn)結(jié)果表明，本設(shè)計(jì)達(dá)到了預(yù)定的要求，并證明了采用軟硬件結(jié)合，利用FPGA技術(shù)實(shí)現(xiàn)任意波形發(fā)生器的方法是可行的。
標(biāo)簽： FPGA 函數(shù)信號(hào)發(fā)生器
上傳時(shí)間： 2013-08-03
上傳用戶：1079836864
隨著電子技術(shù)的不斷發(fā)展和進(jìn)步，嵌入式系統(tǒng)也越來(lái)越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機(jī)、數(shù)碼相機(jī)、掌上電腦、便攜式掃描儀等等都應(yīng)用到了嵌入式系統(tǒng)。 論文首先介紹了嵌入式系統(tǒng)，包括嵌入式系統(tǒng)的構(gòu)成、特點(diǎn)、發(fā)展趨勢(shì)以及FPGA在嵌入式中的應(yīng)用等，指明嵌入式系統(tǒng)設(shè)計(jì)一般可分為硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。 硬件設(shè)計(jì)部分，首先介紹了FPGA的相關(guān)知識(shí)，包括FPGA構(gòu)成、特性、開(kāi)發(fā)工具、開(kāi)發(fā)流程等，并對(duì)論文中選用的Altera公司的CyclonⅡ器件做了詳細(xì)的介紹。利用SOPC Builder、NiosⅡ等工具設(shè)計(jì)創(chuàng)建了NiosⅡ CPU內(nèi)核，添加以太網(wǎng)、Flash、PIO以及VGA接口等模塊，生成了一個(gè)Nios CPU內(nèi)核，完成硬件設(shè)計(jì)。 軟件設(shè)計(jì)部分，研究了嵌入式操作系統(tǒng)的發(fā)展、種類、特點(diǎn)等，簡(jiǎn)單介紹了幾種代表性的嵌入式操作系統(tǒng)。選擇嵌入式操作系統(tǒng)時(shí)，綜合考慮了內(nèi)核、可移植性、可裁剪性、外掛模塊、成本、服務(wù)等各種因素，最終選用μCLinux操作系統(tǒng)。詳細(xì)介紹了μCLinux的特點(diǎn)、基本架構(gòu)、代碼結(jié)構(gòu)等。利用NiosⅡIDE為宿主機(jī)建立Linux開(kāi)發(fā)環(huán)境。在IDE里配置Linux內(nèi)核和文件系統(tǒng)，編譯后上載到做好的硬件平臺(tái)上。啟動(dòng)μCLinux后將一個(gè)C語(yǔ)言編寫的九宮格求解程序下載到開(kāi)發(fā)板中運(yùn)行，檢驗(yàn)運(yùn)行結(jié)果，驗(yàn)證嵌入式系統(tǒng)的正確性。 論文所做的只是嵌入式系統(tǒng)的一個(gè)應(yīng)用實(shí)例。實(shí)際應(yīng)用過(guò)程中，用戶可以根據(jù)自己的實(shí)際需要對(duì)軟硬件進(jìn)行修改，以實(shí)現(xiàn)不同的功能。
標(biāo)簽： FPGA 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-19
上傳用戶：zhuoying119
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號(hào)的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過(guò)大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對(duì)與快速增長(zhǎng)的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/AVC的推出，使視頻壓縮研究進(jìn)入了一個(gè)新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺(jué)感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價(jià)的，H．264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H．263的3倍，所以在實(shí)際應(yīng)用中必須對(duì)其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國(guó)內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對(duì)H．264編碼標(biāo)準(zhǔn)的理論知識(shí)、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對(duì)H．264塊匹配運(yùn)動(dòng)估計(jì)算法進(jìn)行研究，對(duì)經(jīng)典的塊匹配運(yùn)動(dòng)估計(jì)算法通過(guò)對(duì)比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對(duì)塊匹配運(yùn)動(dòng)估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn)，提出改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)全搜索算法。本文基于對(duì)數(shù)據(jù)流的分析，對(duì)硬件尋址進(jìn)行了研究。通過(guò)一次完整的全搜索數(shù)據(jù)流分析，改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)算法在時(shí)鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺(tái)對(duì)整像素運(yùn)動(dòng)估計(jì)模塊進(jìn)行了研究。首先對(duì)運(yùn)動(dòng)估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分；然后對(duì)每個(gè)子模塊進(jìn)行設(shè)計(jì)和仿真和對(duì)整個(gè)運(yùn)動(dòng)估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測(cè)；運(yùn)動(dòng)估計(jì)；塊匹配
標(biāo)簽： H264 FPGA 幀間預(yù)測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：zttztt2005
隨著科學(xué)技術(shù)的快速發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應(yīng)用，人們對(duì)數(shù)據(jù)采集系統(tǒng)的速度、精度、易操作性以及實(shí)時(shí)性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機(jī)總線接口規(guī)范，以其使用方便、易于擴(kuò)展、速度快等優(yōu)點(diǎn)而被廣泛地應(yīng)用于數(shù)據(jù)采集系統(tǒng)中。現(xiàn)場(chǎng)可編程門陣列最大的特點(diǎn)是結(jié)構(gòu)靈活，開(kāi)發(fā)周期較短，適合于實(shí)時(shí)信號(hào)處理，已被廣泛應(yīng)用于通信、數(shù)據(jù)采集、圖像處理等諸多領(lǐng)域。 @@ 本文充分利用USB和FPGA的上述優(yōu)點(diǎn)，設(shè)計(jì)了一種基于USB2.0技術(shù)和FPGA技術(shù)相結(jié)合的高速數(shù)據(jù)采集系統(tǒng)。 @@ 首先，對(duì)數(shù)據(jù)采集基本理論及系統(tǒng)相關(guān)技術(shù)進(jìn)行了簡(jiǎn)單地介紹。 @@ 其次，對(duì)以ADC轉(zhuǎn)換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡(jiǎn)稱FX2)為主的數(shù)據(jù)采集系統(tǒng)進(jìn)行了硬件設(shè)計(jì)和分析，并在此設(shè)計(jì)的基礎(chǔ)上給出相應(yīng)的原理圖、PCB。硬件設(shè)計(jì)主要包括FPGA與ADC和FX2之間的接口電路設(shè)計(jì)以及硬件邏輯設(shè)計(jì)。 @@ 再次，根據(jù)系統(tǒng)需求，對(duì)系統(tǒng)軟件部分進(jìn)行了設(shè)計(jì)，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機(jī)中的WindowsXP系統(tǒng)下利用GPD編寫USB設(shè)備驅(qū)動(dòng)程序；三是充分了解FX2的主要功能特點(diǎn)，并編寫出應(yīng)用程序。 @@ 最后，對(duì)系統(tǒng)的軟硬件進(jìn)行了調(diào)試，給出了調(diào)試結(jié)果和分析，對(duì)出現(xiàn)的問(wèn)題給出了解決方案。結(jié)果表明，系統(tǒng)符合設(shè)計(jì)要求。 @@關(guān)鍵詞：USB2.0；FPGA；SOPC；數(shù)據(jù)采集；固件；
上傳時(shí)間： 2013-06-21
上傳用戶：cath
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
