一本久久a久久精品亚洲,欧美极品xxxx,欧美国产一区二区

性能比較

卷積碼在CDMA2000中的應用及其譯碼器FPGA實現

數字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據香農信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統，作為包括WCDMA，CDMA2000和TD-SCDMA在內的信道編碼的標準方案。本文研究了CDMA2000業務通道中的幀結構，對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處：(1)采用通用碼表結構，支持可變碼率；幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想，利用四個ACS模塊并行運行，加快數據處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結構進行優化，防止數據讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統時鐘下，內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性，可以方便地應用于CDMA2000移動通信系統。

標簽： CDMA 2000 FPGA 卷積碼

上傳時間： 2013-06-24

上傳用戶：lingduhanya
無線擴頻集成電路開發中信道編解碼技術研究與FPGA實現

本論文主要對無線擴頻集成電路設計中的信道編解碼算法進行研究并對其FPGA實現思路和方法進行相關研究。近年來無線局域網IEEE802.11b標準建議物理層采用無線擴頻技術，所以開發一套擴頻通信芯片具有重大的現實意義。無線擴頻通信系統與常規通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復雜，因此在無線擴頻集成電路設計中，加入信道編碼是提高芯片穩定性的重要方法。在了解擴頻通信基本原理的基礎上，本文提出了“串聯級聯碼+兩次交織”的信道編碼方案。串聯的級聯碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內碼-(2，1，3)卷積碼構成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進行了詳細的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現的方法。計算機仿真的結果表明，采用此信道編碼方案可以較好的改善現有仿真系統的誤符號率。本論文的內容安排如下：第一章介紹了無線擴頻通信技術的發展狀態以及國內外開發擴頻通信芯片的現狀，并給出了本論文的研究內容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎和分類，直接序列擴頻通信方式的數學模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯級聯碼+兩次交織”，詳細討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數。第五章對第四章提出的編碼方案進行了性能仿真。第六章結合項目實際，討論了FPGA開發基帶擴頻通信系統的設計思路和方法。首先對FPGA開發流程以及實際開發的工具進行了簡要的介紹，然后給出了擴頻通信系統的總體設計。對發射和接收子系統中信道編碼、解碼等相關功能模塊的實現原理和方法進行分析。第七章對論文的工作進行總結。

標簽： FPGA 無線擴頻信道編解技術研究

上傳時間： 2013-07-18

上傳用戶：hbsunhui
Turbo碼編碼譯碼算法與FPGA實現方法的研究

本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實現.在概述信道編碼理論及其發展歷程之后,簡要地論述了Turbo碼的原理.然后分別對Turbo碼的MAP譯碼算法,LOG-MAP算法進行推導,在給出LOG-MAP的推導之后,提出了對于LOG-MAP譯碼算法的兩點改進,采用三階牛頓插值函數對校驗函數進行擬合,采用雙滑動窗口技術取代傳統的單滑動窗口技術.Turb碼還有一種譯碼復雜度相對較低的算法——SOVA算法,本文也給出了SOVA算法的詳細推導過程.在對LOG-MAP和SOVA算法的詳細推導之后,本文給出Turbo碼的軟件仿真,采用Matlab語言編寫Turbo碼仿真系統程序,仿真系統比較了單滑動窗口技術和雙滑動窗口技術在不同的信噪比下的譯碼性能.在軟件仿真的基礎上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實現方法.

標簽： Turbo FPGA 編碼譯碼算法

上傳時間： 2013-06-19

上傳用戶：plsee
基于ARM和DSP的便攜式超聲波無損探傷儀的設計

隨著超聲檢測理論逐漸成熟，以及現代集成電路的快速發展，超聲檢測技術以其快速、準確、無污染、低成本等特點，成為國內外應用廣泛、發展迅速、使用頻率最高的一種無損檢測技術。其中超聲儀器的發展水平直接影響著超聲檢測技術的發展。數字化、圖像化、小型化和實時化等是超聲檢測儀器的發展趨勢。傳統的超聲檢測系統中，PC機存在難以適應惡劣的工作環境，體積大，攜帶不方便，功耗大，數據傳輸率不高等問題，并且大部分便攜式超聲探傷儀缺乏對復雜數字信號處理算法的支持，因此開發與設計一種高性能、小型化的便攜式超聲探傷檢測系統尤為重要。 ARM的數字信號處理能力和DSP的系統控制能力都有其各自弱點，所以文中提出了一種基于ARM與DSP雙CPU方案的便攜式超聲探傷儀，充分利用了ARM與DSP的處理性能，接口簡單。ARM利用DSP的主機接口與DSP通信，不會打斷DSP的正常運行。本方案為復雜的信號處理算法提供硬件支持，可以有效的提高便攜式超聲探傷儀器的信號處理能力。超聲探傷回波中的缺陷信號往往與系統的電噪聲、金屬組織噪聲混在一起，影響超聲檢測回波的信噪比。粗晶材料由于其微觀結構對超聲的強烈散射，造成嚴重的材料噪聲和信號衰減，致使超聲檢測靈敏度和信噪比嚴重下降。目前，對粗晶材料的檢測仍然是超聲檢測技術的一大難題。采用信號處理技術提高超聲檢測能力和信噪比是無損檢測領域的重要研究課題。本文在設計具備復雜信號處理能力的便攜式探傷儀的基礎上，進行了適合在便攜式儀器上實現的小波變換算法的研究，嘗試提高便攜式儀器對粗晶材料缺陷的檢測能力。

標簽： ARM DSP 便攜式儀的設計

上傳時間： 2013-04-24

上傳用戶：cuibaigao
H264AVC的CAVLC編碼算法研究及FPGA實現

H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率，但也增加了設計上的困難。作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優化設計，這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。

標簽： CAVLC H264 FPGA 264

上傳時間： 2013-06-04

上傳用戶：libenshu01
LDPC碼編碼器FPGA實現研究

LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下，結合連續相位MSK調制，滿足歸一化信噪比SNR=2dB時，系統誤碼率低于10-4。根據課題背景，本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比，編碼復雜度大，成為編碼硬件實現的一個障礙；論文針對實際系統的預期指標，通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析，基于1/2碼率，1024和2048兩種幀長，設計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環編碼器和二階準循環編碼器。對于每種編碼器，分別設計了其整體結構，并對每種編碼器的功能模塊進行深入研究，設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據時序仿真結果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環編碼器作為硬件實現的編碼方案。最后，在FPGA中硬件實現了串行準循環編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。

標簽： LDPC FPGA 編碼器實現研究

上傳時間： 2013-08-02

上傳用戶：林魚2016
四關節實驗室機器人控制器的研制

在機器人學的研究領域中，如何有效地提高機器人控制系統的控制性能始終是研究學者十分關注的一個重要內容。在分析了工業機器人的發展歷程和機器人控制系統的研究現狀后，本論文的主要目標是針對四關節實驗室機器人特有的機械結構和數學模型，建立一個新型全數字的基于DSP和FPGA的機器人位置伺服控制系統的軟、硬件平臺，實現對四關節實驗室機器人的精確控制。本論文從實際情況出發，首先分析了所研究的四關節實驗室機器人的本體結構，并對其抽象簡化得到了它的運動學數學模型。在明確了實現機器人精確位置伺服控制的控制原理后，我們對機器人控制系統的諸多可行性方案進行了充分論證，并最終決定采用了三級CPU控制的控制體系結構：第一級CPU為上位計算機，它實現對機器人的系統管理、協調控制以及完成機器人實時軌跡規劃等控制算法的運算；第二級CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實現了對機器人多個關節的高速并行驅動；第三級CPU為交流伺服驅動處理器，它實現了機器人關節伺服電機的精確三閉環誤差驅動控制，以及電機的故障診斷和自動保護等功能。此外，我們采用比普通UART速度快得多的USB來實現上位計算機．與下位控制器之間的數據通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統的通信速度和可靠性。機器人系統的軟件設計包括兩個部分：一是采用VC++實現的上位監控軟件系統，它主要負責機器人實時軌跡規劃等控制算法的運算，同時完成用戶與機器人系統之間的信息交互；二是采用C語言實現的下位DSP控制程序，它主要負責接收上位監控系統或者下位控制箱發送的控制信號，實現對機器人的實時驅動，同時還能夠實時的向上位監控系統或者下位控制箱反饋機器人的當前狀態信息。研究開發出來的四關節實驗室機器人控制器具有控制實時性好、定位精度高、運行穩定可靠的特點，它允許用戶通過上位控制計算機實現對機器人的各種設定作業的控制，也可以讓用戶通過機器人控制箱現場對機器人進行回零、示教等各項操作。

標簽： 實驗室機器人控制器

上傳時間： 2013-04-24

上傳用戶：極客
TDSCDMA頻點拉遠系統的FPGA設計與實現

隨著TD—SCDMA技術的不斷發展，TD—SCDMA系統產品也逐步成熟并隨之完善。產品家族日益豐富，室內型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產品逐步問世，可以滿足不同場景的建網需求。而分布式基站(BBU+RRU)越來越多地受到業界的關注和重視。本文主要從TD—SCDMA頻點拉遠系統(RRU)和軟件無線電技術的發展入手，重點研究TD—SCDMA頻點拉遠系統的FPGA設計與實現。TD—SCDMA通信系統通過靈活分配不同的上下行時隙，實現業務的不對稱性，但是多路數字中頻所構成的系統成本高和控制的復雜性，以及TDD雙工模式下，系統的峰均比隨時隙數增加而增加，對整個頻點拉遠系統的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統的峰均比，有效降低系統對前端放大器線性輸出能力的要求。本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現，DUC主要由3倍FIR內插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片FPGA實現，能很好提高RRU性能，減少其硬件結構，降低成本，降低功耗，增加外部環境的穩定性。

標簽： TDSCDMA FPGA 頻點

上傳時間： 2013-04-24

上傳用戶：18752787361
常模算法的FPGA實現

常模信號是一類非常重要的信號，而專門應用于常模信號的常模算法[1]具有復雜度較低、實現起來比較簡單、對陣列模型的偏差不敏感等顯著的優點。因此，常模算法引起了眾多學者的廣泛關注。近年來，常模算法在多用戶檢測領域[2]的研究越來越受到諸多學者的關注。不僅如此，常模算法在其他領域也是備受矚目，如常模算法在盲均衡以及波束形成等領域的應用也是目前研究的熱點。除此之外，常模算法已經不僅僅局限在應用于常模信號，也可應用于多模信號[3]等。本文對常模算法在多用戶檢測領域的應用以及FPGA[4]實現作了較多的研究工作，共分六章進行闡述。第一章為緒論，介紹了論文相關背景和本文的結構；第二章首先對常模算法作了理論分析，并改進了傳統的2-2型常模算法，我們稱之為M2-2CMA，它在誤碼率性能上有一些改善；之后在MATLAB平臺上搭建了仿真平臺，分析了常模算法在多用戶檢測中的應用；第三章研究了相關文獻，簡單介紹了FPGA概念及其設計流程和設計方法，并對VerilogHDL以及Quartus軟件做了簡要介紹；第四章則詳細介紹了常模算法的FPGA實現，用一種基于統計數據的方法確定了數據位長及精度，提出了其實現的系統框圖，并詳細闡述了各主要模塊的設計與實現，同時給出了最后的報告文件以及最高數據處理速度；第五章則在MATLAB平臺和QuartuslI的基礎上搭建了一個仿真平臺，借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能，對不同的精度對系統性能的影響做了討論，也統計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結和對未來的展望。

標簽： FPGA 模算法

上傳時間： 2013-06-23

上傳用戶：hzy5825468
帶碼率控制的近無損圖像壓縮

數字圖像的壓縮是解決圖像數據量大、存儲和傳輸困難的基本措施。圖像壓縮的方法很多，一般可分為有損壓縮和無損壓縮兩大類。有損壓縮允許一定程度的信息丟失，在滿足實際應用的條件下能夠取得較高的壓縮比；無損壓縮不允許信息丟失，但是壓縮比難以提高。在醫學圖像、遙感圖像等應用領域，對于圖像的壓縮比和失真度都有著較高要求，因此需要采用近無損壓縮的方法。近無損壓縮是有損壓縮和無損壓縮的一個折衷，允許一定的失真，能夠獲得高保真還原圖像的同時，得到比無損壓縮更高的壓縮比。 JPEG-LS是連續色調靜止圖像無損和近無損壓縮的國際標準，算法復雜度低，壓縮性能優越，但是JPEG-LS對不同圖像壓縮時壓縮比不可控制。本文在研究JPEG-LS近無損圖像壓縮算法的基礎上，針對具體應用背景，提出了一種基于塊的近無損壓縮方法。進一步利用圖像局部紋理特性分析，對不同特性的區域容忍不同的信息丟失程度，實現了對圖像壓縮的碼率控制。針對某工程應用中的具體要求，我們以FPGA為平臺，采用Verilog HDL語言對改進算法進行了硬件實現。實驗結果證明，這種基于塊的具有碼率控制的近無損圖像壓縮算法，在實現較為精確的碼率控制的同時，能夠獲得較高的還原圖像質量，而且硬件實現復雜度低，能夠滿足對圖像的實時壓縮要求。

標簽： 碼率控制圖像壓縮

上傳時間： 2013-06-18

上傳用戶：zzbbqq99n

<strike id="kueec"></strike>