MCS-51系列單片機(jī)芯片結(jié)構(gòu):2.1 MCS—51系列單片機(jī)的結(jié)構(gòu)原理2.1.1 MCS-51單片機(jī)邏輯結(jié)構(gòu) MCS-51單片機(jī)的系統(tǒng)結(jié)構(gòu)框圖如圖2.1所示。 圖2.1 MCS-51單片機(jī)的系統(tǒng)結(jié)構(gòu)框圖由圖2.1可以看出，單片機(jī)內(nèi)部主要包含下列幾個(gè)部件：u 一個(gè)8位CPU；u 一個(gè)時(shí)鐘電路；u 4Kbyte程序存儲(chǔ)器；u 128byte數(shù)據(jù)存儲(chǔ)器；u 兩個(gè)16位定時(shí)/計(jì)數(shù)器；u 64Kbyte擴(kuò)展總線控制電路；u 四個(gè)8-bit并行I/O端口；u 一個(gè)可編程串行接口；五個(gè)中斷源，其中包括兩個(gè)優(yōu)先級(jí)嵌套中斷 1. CPU CPU即中央處理器的簡稱，是單片機(jī)的核心部件，它完成各種運(yùn)算和控制操作，CPU由運(yùn)算器和控制器兩部分電路組成。（1）運(yùn)算器電路 運(yùn)算器電路包括ALU（算術(shù)邏輯單元）、ACC（累加器）、B寄存器、狀態(tài)寄存器、暫存器1和暫存器2等部件，運(yùn)算器的功能是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。 （2）控制器電路 控制器電路包括程序計(jì)數(shù)器PC、PC加1寄存器、指令寄存器、指令譯碼器、數(shù)據(jù)指針DPTR、堆棧指針SP、緩沖器以及定時(shí)與控制電路等。控制電路完成指揮控制工作，協(xié)調(diào)單片機(jī)各部分正常工作。
標(biāo)簽： MCS 51 單片機(jī) 芯片結(jié)構(gòu)
上傳時(shí)間： 2013-10-27
上傳用戶：tianyi223
本文主要是針對家庭用戶設(shè)計(jì)了一單相電能計(jì)量電路。此電路采用一款高精度單相電能計(jì)量芯片ADE7755來采集用戶所使用的電量，并使用高性能的單片機(jī)AT89C51來作為整個(gè)電能采集電路的控制中心。文中給出了整個(gè)電能計(jì)量電路的組成框圖、單相電能測量電路圖以及軟件流程圖，最后介紹了試驗(yàn)情況并對試驗(yàn)結(jié)果進(jìn)行了分析比較，通過實(shí)驗(yàn)表明該電能計(jì)量電路具有較高的測量精度。
上傳時(shí)間： 2013-10-16
上傳用戶：一天睡三次
Atmel 20LIN系統(tǒng)基礎(chǔ)芯片技術(shù)手冊:做為低成本汽車系統(tǒng)，LIN 總線已在汽車工業(yè)中建立起了它的地位。當(dāng)前一些OEM 商正計(jì)劃大量帶有一個(gè)主LIN 節(jié)點(diǎn)和幾個(gè)LIN 從節(jié)點(diǎn)的應(yīng)用方案，例如車鏡控制、座位調(diào)節(jié)、空調(diào)或儀表電子等。一般說來，所有這些應(yīng)用包括的內(nèi)容除LIN 收發(fā)器外，還包括諸如微控制器、調(diào)壓器和看門狗這些基本功能器件。在多種不同的應(yīng)用方案中對這個(gè)基本功能器件的要求是極其相似的。另一方面，對于象開關(guān)或橋式驅(qū)動(dòng)器這類致動(dòng)器的需求則大大依賴于采用它們的應(yīng)用方案。這種情況對于傳感器接口也是正確的
上傳時(shí)間： 2013-10-13
上傳用戶：zhengjian
基于對8086 單芯片計(jì)算機(jī)的研究，設(shè)計(jì)了系統(tǒng)顯示接口模塊，其中包括SDRAM 顯示存儲(chǔ)器，DMA 顯示傳輸通道和VGA 顯示終端3 個(gè)主要功能單元。整個(gè)設(shè)計(jì)遵循ASIC流程，討論了基于FPGA 的實(shí)現(xiàn)技術(shù)。使用具體顯示實(shí)例驗(yàn)證，結(jié)果表明，該顯示接口能夠正確完成所要求的單芯片計(jì)算機(jī)顯示操作。關(guān)鍵詞：8086 單芯片計(jì)算機(jī)；顯示接口；SDRAM；DMA 通道；VGA
標(biāo)簽： 8086 單芯片 計(jì)算機(jī) 顯示接口
上傳時(shí)間： 2013-10-10
上傳用戶：tyler
RSA加解密系統(tǒng)及其單芯片實(shí)現(xiàn)隨著計(jì)算機(jī)科技的進(jìn)步，帶給人類極大的便利性，但伴隨而來的卻是安全性之問題。最簡單便利的安全措施是利用使用者賬號(hào)及密碼加以控管，但密碼太短易被破解，密碼太長不便記憶，在網(wǎng)絡(luò)上進(jìn)行傳輸，利用簡單的網(wǎng)絡(luò)封包截取工具即可取得相關(guān)之使用者賬號(hào)及密碼，因此如何使用適當(dāng)之資安技術(shù)以保護(hù)網(wǎng)絡(luò)上之公開資訊，為一重要之課題。RSA 密碼系統(tǒng)為確保信息安全之一重要機(jī)制。本專題利用低成本且取得容易的8051 單芯片實(shí)現(xiàn)RSA加解密系統(tǒng)。關(guān)鍵詞: 信息安全、8051 單芯片、RSA 密碼系統(tǒng)。
上傳時(shí)間： 2013-11-05
上傳用戶：逗逗666
關(guān)鍵詞 PCA9698、寄存器、編程摘要 以 LPC2000 系列的ARM 為例，講述PCA9698 芯片的應(yīng)用解決方案
上傳時(shí)間： 2013-11-11
上傳用戶：sk5201314
關(guān)鍵詞 I/O 口擴(kuò)展芯片、I2C、SMBus摘要CAT9554A 是一款將I2C/SMBus 接口擴(kuò)展成8 位并行輸入/輸出I/O 口的器件
上傳時(shí)間： 2013-12-27
上傳用戶：txfyddz
本文依據(jù)集成電路設(shè)計(jì)方法學(xué)，探討了一種基于標(biāo)準(zhǔn)Intel 8086 微處理器的單芯片計(jì)算機(jī)平臺(tái)的架構(gòu)。研究了其與SDRAM，8255 并行接口等外圍IP 的集成，并在對AMBA協(xié)議和8086 CPU分析的基礎(chǔ)上，采用遵從AMBA傳輸協(xié)議的系統(tǒng)總線代替?zhèn)鹘y(tǒng)的8086 CPU三總線結(jié)構(gòu)，搭建了基于8086 IP 軟核的單芯片計(jì)算機(jī)系統(tǒng)，并實(shí)現(xiàn)了FPGA 功能演示。關(guān)鍵詞：微處理器； SoC；單芯片計(jì)算機(jī)；AMBA 協(xié)議 Design of 8086 CPU Based Computer-on-a-chip System（School of Electrical Engineering and Automation, Heifei University of Technology, Hefei, 230009,China）Abstract: According to the IC design methodology, this paper discusses the design of one kind of Computer-on-a-chip system architecture, which is based on the standard Intel8086 microprocessor,investigates how to integrate the 8086 CPU and peripheral IP such as, SDRAM controller, 8255 PPI etc. Based on the analysis of the standard Intel8086 microprocessor and AMBA Specification,the Computer-on-a-chip system based on 8086 CPU which uses AMBA bus instead of traditional three-bus structure of 8086 CPU is constructed, and the FPGA hardware emulation is fulfilled.Key words: Microprocessor; SoC; Computer-on-a-chip; AMBA Specification
標(biāo)簽： 8086 CPU 單芯片 計(jì)算機(jī)系統(tǒng)
上傳時(shí)間： 2013-12-27
上傳用戶：kernor
MSP430系列flash型超低功耗16位單片機(jī)MSP430系列單片機(jī)在超低功耗和功能集成等方面有明顯的特點(diǎn)。該系列單片機(jī)自問世以來，頗受用戶關(guān)注。在2000年該系列單片機(jī)又出現(xiàn)了幾個(gè)FLASH型的成員，它們除了仍然具備適合應(yīng)用在自動(dòng)信號(hào)采集系統(tǒng)、電池供電便攜式裝置、超長時(shí)間連續(xù)工作的設(shè)備等領(lǐng)域的特點(diǎn)外，更具有開發(fā)方便、可以現(xiàn)場編程等優(yōu)點(diǎn)。這些技術(shù)特點(diǎn)正是應(yīng)用工程師特別感興趣的。《MSP430系列FLASH型超低功耗16位單片機(jī)》對該系列單片機(jī)的FLASH型成員的原理、結(jié)構(gòu)、內(nèi)部各功能模塊及開發(fā)方法與工具作詳細(xì)介紹。MSP430系列FLASH型超低功耗16位單片機(jī) 目錄 第1章 引 論1.1 MSP430系列單片機(jī)1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章 結(jié)構(gòu)概述2.1 引 言2.2 CPU2.3 程序存儲(chǔ)器2.4 數(shù)據(jù)存儲(chǔ)器2.5 運(yùn)行控制2.6 外圍模塊2.7 振蕩器與時(shí)鐘發(fā)生器第3章 系統(tǒng)復(fù)位、中斷及工作模式3.1 系統(tǒng)復(fù)位和初始化3.1.1 引 言3.1.2 系統(tǒng)復(fù)位后的設(shè)備初始化3.2 中斷系統(tǒng)結(jié)構(gòu)3.3 MSP430 中斷優(yōu)先級(jí)3.3.1 中斷操作--復(fù)位/NMI3.3.2 中斷操作--振蕩器失效控制3.4 中斷處理 3.4.1 SFR中的中斷控制位3.4.2 中斷向量地址3.4.3 外部中斷3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗應(yīng)用的要點(diǎn)23第4章 存儲(chǔ)空間4.1 引 言4.2 存儲(chǔ)器中的數(shù)據(jù)4.3 片內(nèi)ROM組織4.3.1 ROM 表的處理4.3.2 計(jì)算分支跳轉(zhuǎn)和子程序調(diào)用4.4 RAM 和外圍模塊組織4.4.1 RAM4.4.2 外圍模塊--地址定位4.4.3 外圍模塊--SFR4.5 FLASH存儲(chǔ)器4.5.1 FLASH存儲(chǔ)器的組織4.5.2 FALSH存儲(chǔ)器的數(shù)據(jù)結(jié)構(gòu)4.5.3 FLASH存儲(chǔ)器的控制寄存器4.5.4 FLASH存儲(chǔ)器的安全鍵值與中斷4.5.5 經(jīng)JTAG接口訪問FLASH存儲(chǔ)器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序計(jì)數(shù)器PC5.1.2 系統(tǒng)堆棧指針SP5.1.3 狀態(tài)寄存器SR5.1.4 常數(shù)發(fā)生寄存器CG1和CG25.2 尋址模式5.2.1 寄存器模式5.2.2 變址模式5.2.3 符號(hào)模式5.2.4 絕對模式5.2.5 間接模式5.2.6 間接增量模式5.2.7 立即模式5.2.8 指令的時(shí)鐘周期與長度5.3 指令組概述5.3.1 雙操作數(shù)指令5.3.2 單操作數(shù)指令5.3.3 條件跳轉(zhuǎn)5.3.4 模擬指令的簡短格式5.3.5 其他指令第6章 硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 無符號(hào)數(shù)相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符號(hào)數(shù)相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 無符號(hào)數(shù)乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符號(hào)數(shù)乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的軟件限制6.4.1 尋址模式6.4.2 中斷程序6.4.3 MACS第7章 基礎(chǔ)時(shí)鐘模塊7.1 基礎(chǔ)時(shí)鐘模塊7.2 LFXT1與XT27.2.1 LFXT1振蕩器7.2.2 XT2振蕩器7.2.3 振蕩器失效檢測7.2.4 XT振蕩器失效時(shí)的DCO7.3 DCO振蕩器7.3.1 DCO振蕩器的特性7.3.2 DCO調(diào)整器7.4 時(shí)鐘與運(yùn)行模式7.4.1 由PUC啟動(dòng)7.4.2 基礎(chǔ)時(shí)鐘調(diào)整7.4.3 用于低功耗的基礎(chǔ)時(shí)鐘特性7.4.4 選擇晶振產(chǎn)生MCLK7.4.5 時(shí)鐘信號(hào)的同步7.5 基礎(chǔ)時(shí)鐘模塊控制寄存器7.5.1 DCO時(shí)鐘頻率控制7.5.2 振蕩器與時(shí)鐘控制寄存器7.5.3 SFR控制位第8章 輸入輸出端口8.1 引 言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中斷控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口邏輯第9章 看門狗定時(shí)器WDT9.1 看門狗定時(shí)器9.2 WDT寄存器9.3 WDT中斷控制功能9.4 WDT操作第10章 16位定時(shí)器Timer_A10.1 引 言10.2 Timer_A的操作10.2.1 定時(shí)器模式控制10.2.2 時(shí)鐘源選擇和分頻10.2.3 定時(shí)器啟動(dòng)10.3 定時(shí)器模式10.3.1 停止模式10.3.2 增計(jì)數(shù)模式10.3.3 連續(xù)模式10.3.4 增/減計(jì)數(shù)模式10.4 捕獲/比較模塊10.4.1 捕獲模式10.4.2 比較模式10.5 輸出單元10.5.1 輸出模式10.5.2 輸出控制模塊10.5.3 輸出舉例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕獲/比較控制寄存器CCTLx10.6.4 Timer_A中斷向量寄存器10.7 Timer_A的UART應(yīng)用 第11章 16位定時(shí)器Timer_B11.1 引 言11.2 Timer_B的操作11.2.1 定時(shí)器長度11.2.2 定時(shí)器模式控制11.2.3 時(shí)鐘源選擇和分頻11.2.4 定時(shí)器啟動(dòng)11.3 定時(shí)器模式11.3.1 停止模式11.3.2 增計(jì)數(shù)模式11.3.3 連續(xù)模式11.3.4 增/減計(jì)數(shù)模式11.4 捕獲/比較模塊11.4.1 捕獲模式11.4.2 比較模式11.5 輸出單元11.5.1 輸出模式11.5.2 輸出控制模塊11.5.3 輸出舉例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕獲/比較控制寄存器CCTLx11.6.4 Timer_B中斷向量寄存器第12章 USART通信模塊的UART功能12.1 異步模式12.1.1 異步幀格式12.1.2 異步通信的波特率發(fā)生器12.1.3 異步通信格式12.1.4 線路空閑多機(jī)模式12.1.5 地址位多機(jī)通信格式12.2 中斷和中斷允許12.2.1 USART接收允許12.2.2 USART發(fā)送允許12.2.3 USART接收中斷操作12.2.4 USART發(fā)送中斷操作12.3 控制和狀態(tài)寄存器12.3.1 USART控制寄存器UCTL12.3.2 發(fā)送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率選擇和調(diào)整控制寄存器12.3.5 USART接收數(shù)據(jù)緩存URXBUF12.3.6 USART發(fā)送數(shù)據(jù)緩存UTXBUF12.4 UART模式，低功耗模式應(yīng)用特性12.4.1 由UART幀啟動(dòng)接收操作12.4.2 時(shí)鐘頻率的充分利用與UART的波特率12.4.3 多處理機(jī)模式對節(jié)約MSP430資源的支持12.5 波特率計(jì)算 第13章 USART通信模塊的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的從模式13.2 中斷與控制功能 13.2.1 USART接收/發(fā)送允許位及接收操作13.2.2 USART接收/發(fā)送允許位及發(fā)送操作13.2.3 USART接收中斷操作13.2.4 USART發(fā)送中斷操作13.3 控制與狀態(tài)寄存器13.3.1 USART控制寄存器13.3.2 發(fā)送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率選擇和調(diào)制控制寄存器13.3.5 USART接收數(shù)據(jù)緩存URXBUF13.3.6 USART發(fā)送數(shù)據(jù)緩存UTXBUF第14章 比較器Comparator_A14.1 概 述14.2 比較器A原理14.2.1 輸入模擬開關(guān)14.2.2 輸入多路切換14.2.3 比較器14.2.4 輸出濾波器14.2.5 參考電平發(fā)生器14.2.6 比較器A中斷電路14.3 比較器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比較器A應(yīng)用14.4.1 模擬信號(hào)在數(shù)字端口的輸入14.4.2 比較器A測量電阻元件14.4.3 兩個(gè)獨(dú)立電阻元件的測量系統(tǒng)14.4.4 比較器A檢測電流或電壓14.4.5 比較器A測量電流或電壓14.4.6 測量比較器A的偏壓14.4.7 比較器A的偏壓補(bǔ)償14.4.8 增加比較器A的回差第15章 模數(shù)轉(zhuǎn)換器ADC1215.1 概 述15.2 ADC12的工作原理及操作15.2.1 ADC內(nèi)核15.2.2 參考電平15.3 模擬輸入與多路切換15.3.1 模擬多路切換15.3.2 輸入信號(hào)15.3.3 熱敏二極管的使用15.4 轉(zhuǎn)換存儲(chǔ)15.5 轉(zhuǎn)換模式15.5.1 單通道單次轉(zhuǎn)換模式15.5.2 序列通道單次轉(zhuǎn)換模式15.5.3 單通道重復(fù)轉(zhuǎn)換模式15.5.4 序列通道重復(fù)轉(zhuǎn)換模式15.5.5 轉(zhuǎn)換模式之間的切換15.5.6 低功耗15.6 轉(zhuǎn)換時(shí)鐘與轉(zhuǎn)換速度15.7 采 樣15.7.1 采樣操作15.7.2 采樣信號(hào)輸入選擇15.7.3 采樣模式15.7.4 MSC位的使用15.7.5 采樣時(shí)序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 轉(zhuǎn)換存儲(chǔ)寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中斷標(biāo)志寄存器ADC12IFG.x和中斷允許寄存器ADC12IEN.x15.8.5 中斷向量寄存器ADC12IV15.9 ADC12接地與降噪第16章 FLASH型芯片的開發(fā)16.1 開發(fā)系統(tǒng)概述16.1.1 開發(fā)技術(shù)16.1.2 MSP430系列的開發(fā)16.1.3 MSP430F系列的開發(fā)16.2 FLASH型的FET開發(fā)方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 標(biāo)準(zhǔn)復(fù)位過程和進(jìn)入BSL過程16.3.2 BSL的UART協(xié)議16.3.3 數(shù)據(jù)格式16.3.4 退出BSL16.3.5 保護(hù)口令16.3.6 BSL的內(nèi)部設(shè)置和資源附錄A 尋址空間附錄B 指令說明B.1 指令匯總B.2 指令格式B.3 不增加ROM開銷的模擬指令B.4 指令說明（字母順序）B.5 用幾條指令模擬的宏指令附錄C MSP430系列單片機(jī)參數(shù)表附錄D MSP430系列單片機(jī)封裝形式附錄E MSP430系列器件命名
上傳時(shí)間： 2014-04-28
上傳用戶：sssnaxie
輸入/輸出（I/O）接口是CPU與外設(shè)間信息交換的橋梁，是一個(gè)過渡性的電路，在單片機(jī)中和CPU集成在一塊芯片上。介紹輸入輸出口的內(nèi)容中，著重講述SPCE061A單片機(jī)的較特殊的并行I/O結(jié)構(gòu)，以及SPCE061A I/O口的特殊能力。單片機(jī)內(nèi)部CPU與外設(shè)間所傳遞信息的性質(zhì)、傳送方式、傳送速度和電平各不相同，所以CPU與外設(shè)之間不是簡單的直接相連，必須借助于I/O接口這個(gè)過渡電路才能協(xié)調(diào)起來。 并行I/O接口：CPU數(shù)據(jù)轉(zhuǎn)換為電平的最基本途徑；外設(shè)電平轉(zhuǎn)換為CPU識(shí)別的數(shù)據(jù)的最基本途徑；SPCE061A 并行I/O特性獨(dú)立的I/O口邏輯電平（VDDIO） 可接VDDIO范圍：3.3~5.5V。多種輸入方式 懸浮、上拉、下拉輸入方式，適應(yīng)不同的外圍器件對接口要求。按位設(shè)置每一位I/O口 可按位設(shè)置每一位的輸入輸出方式、狀態(tài)。
標(biāo)簽： Sunplus SPCE 061A 061
上傳時(shí)間： 2013-11-19
上傳用戶：sssnaxie
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
