隨著計算機技術和通信技術的迅速發展，數字視頻在信息社會中發揮著越來越重要的作用，視頻傳輸系統已經被廣泛應用于交通管理、工業監控、廣播電視、銀行、商場等多個領域。同時，FPGA單片規模的不斷擴大，在FPGA芯片內部實現復雜的數字信號處理系統也成為現實，因此采用FPGA實現視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術和光纖傳輸技術相結合，設計了一種基于無損壓縮算法的多路數字視頻光纖傳輸系統，系統利用時分復用和無損壓縮技術，采用串行數字視頻傳輸的方式，可在一根光纖中同時傳輸8路以上視頻信號。系統在總體設計時，確定了基于FPGA的設計方案，采用ADI公司的AD9280和AD9708芯片實現A/D轉換和D/A轉換，在FPGA里實現系統的時分復用/解復用、視頻數據壓縮/解壓縮和線路碼編解碼，利用光收發一體模塊實現電光轉換和光電轉換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數據，光纖線路碼采用CIMT碼，設計了編解碼模塊，解碼過程中，利用數字鎖相環來實現發射與接收的幀同步，在ISE8.2和Modelsim仿真環境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發板和視頻擴展板上完成了系統的硬件調試與驗證工作，實驗證明，系統工作穩定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業監控等多個領域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現，利用FPGA的并行處理優勢，大大提高了系統的處理速度，使系統具有集成度高、靈活性強、調試方便、抗干擾能力強、易于升級等特點。
上傳時間： 2013-06-27
上傳用戶：幾何公差
隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。
上傳時間： 2013-07-24
上傳用戶：ca05991270
智能化住宅小區，是指在一定范圍內通過有效的傳輸網絡，將多元住處服務、物業管理、安防以及住宅智能化等系統結合在一起，為該小區的服務與管理提供高技術的智能化手段。從而實現快捷高效的超值服務管理和安全舒適的家居環境，使業主生活得更安全、更方便。 隨著國民經濟和科學技術水平的提高，特別是計算機技術、通信技術、網絡技術和控制技術的迅速發展，促進了智能小區在我國的推廣和應用。目前這些小區的智能化建設大多數是采用Lonworks、FF等現場總線技術。但是現場總線協議標準化程度還不成熟，且成本較高。隨著寬帶Internet進入家庭，利用Internet來構建智能小區已成為大勢所趨。 本文介紹了一種基于以太網和FPGA的嵌入式智能小區管理系統的組建方法。首先，以Altera的FPGA為核心，通過在外圍添加適當的存儲設備和通信接口設備，構成一個嵌入式系統的硬件平臺。其次，在此平臺的基礎上，通過在FPGA中定制Nios Ⅱ軟核處理器以及在外圍的Flash存儲器中下載uClinux操作系統，從而構建出一套資源豐富的嵌入式操作系統。該系統帶有一個網絡功能齊全的Web服務器。最后，將此操作系統作為智能小區的樓宇集中器，再根據需要配置適當的采集器和顯示器，就可以組建成一套功能強大的智能小區管理系統。它可以完成圖像抄表、定時圖像采集、實時溫度監控、樓宇廣播、智能語音報警等功能。 這種利用當前流行的嵌入式系統來組建的智能小區管理系統，不但實現簡單、功能強大；而且節約布線、成本低廉。因此具有很高的性價比，相信在未來有較大的市場潛力。 本文主要包括如下幾個部分：系統硬件結構設計，包括系統的原理圖構建和PCB板的繪制：系統核心處理器設計，包括Nios Ⅱ軟核CPU的設計方法、外圍存儲和通信器件的添加及設計方法；嵌入式操作系統uClinux的相關知識及移植方法：系統的軟件結構設計，包括圖像采集、溫度采集、LCD顯示等CGI程序設計，以及單片機語音報警程序設計等；最后給出了調試情況以及一些試驗結果。
上傳時間： 2013-04-24
上傳用戶：木末花開
基于FPGA的智能小車系統就是本地計算機通過接入Internet小車實現對遠端工作現場、危險工作地段等特殊環境進行監視和控制的系統。智能小車是智能行走機器人的一種，這種智能小車可以適應不同環境，不受溫度、濕度、空間、磁場輻射、重力等條件的影響，可以在人類無法進入或生存的環境中完成人類無法完成的探測任務。適用于國防及民用多個領域。整個系統以遙控小車裝置為基礎，通過配置在上面的攝像頭實現圖像的采集及對行車道的檢測，通過配置的紅外測溫儀探測環境和目標的溫度，具有一定的智能性。其明顯的優點是可以通過網絡遠程控制小車運行及采集現場的溫度、圖像等相關信息，完成人類在特定條件下無法完成的工作。對人類的科學研究、探索未知領域、遠程監控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統的基礎上，提出了基于FPGA的智能小車遠程監控方案。采用FPGA來實現，可以充分利用現有的IP核，功能擴展容易，設計開發成本低，上市時間快，修改方便，甚至可以遠程重構系統。與單片機相比，集成度高，可靠性好，調試和維護方便。 論文主要內容包括以下幾個部分：在對智能小車功能分析的基礎上，設計了硬件系統，并在FPGA上構建了基于Nios Ⅱ的嵌入式系統，配置了SPI、串行口和以太網接口模塊和驅動程序，以及各種存儲器。移植了μClinux操作系統，配置嵌入式Web服務器，編寫CGI程序，設計了動態網頁；并對行車道檢測系統進行了研究，在DSP Builder中構建了該模塊，并在Matlab中進行了仿真。在研究數碼相機模塊和紅外測溫模塊的基礎上，編寫了圖像采集和溫度測量程序以及小車運動控制程序，并對系統進行了調試，初步達到通過Internet實現遠程監控的目的。
上傳時間： 2013-05-24
上傳用戶：1047385479
隨著科學技術的發展與公共安全保障需求的提高，視頻監控系統在工業生產、日常生活、警備與軍事方面的應用越來越廣泛。采用基于 FPGA 的SOPC技術、H．264壓縮編碼技術和網絡傳輸控制技術實現網絡視頻監控系統，在穩定性、功能、成本與擴展性等方面都有著突出的優勢，具有重要的學術意義與實用意義， 本課題所設計的網絡視頻監控系統由以Nios Ⅱ為核心的嵌入式圖像服務器、相關網絡設備與若干PC機客戶端組成。嵌入式圖像服務器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續監聽網絡。PC機客戶端可通過網絡對服務器進行遠程訪問，接收編碼數據，使用H．264解碼算法重建圖像并實時顯示，使監控人員有效地掌握現場情況， 在嵌入式圖像服務器設計階段，本文首先進行了芯片選型與開發平臺選擇。然后構建圖像采集子系統，采用雙緩存乒乓交換的方法設計圖像采集用戶自定義模塊。接著設計雙Nios Ⅱ架構的SOPC系統，闡述了雙軟核設計中定制連接、內存芯片共享、數據搬移、通信與互斥的解決方法。同時完成了網絡服務器的設計，采用μC/OS-Ⅱ進行多任務的管理與調度， H．264視頻壓縮編解碼算法設計與實現是本文的重點。文中首先分析H．264．標準，規劃編解碼器結構。接著設計了16×16幀內預測算法，并設計宏塊掃描方式，采用兩次判決策略進行預測模式選擇。然后設計4×4子塊掃描方式，編寫整數變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結合的方案，針對除拖尾系數之外的非零系數值編碼子算法，實現了一種基于表示范圍判別的編碼方法。最后設計了網絡傳輸的碼流組成格式，并針對編碼算法設計相應解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務器與若干客戶端接入網絡進行聯合調試，構建完整的網絡視頻監控系統， 實驗結果表明，本系統視頻壓縮率高，監控圖像質量良好，充分證明了系統軟硬件與圖像編解碼算法設計成功。本系統具有成本低、擴展性好及適用范圍廣等優點，發展前景十分廣闊。
上傳時間： 2013-04-24
上傳用戶：wang0123456789
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩定度高等優點而成為現代頻率合成技術中的佼佼者。隨著數字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發展。 DDS是把一系列數字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產生已經用數字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現；D/A轉換電路，將數字形式的幅度碼轉換成模擬信號。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現一個DDS系統，該DDS系統的硬件結構是以FPGA為核心實現的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發展，闡述了基于FPGA實現DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發流程、使用工具等；隨后介紹了利用FPGA實現直接數字頻率合成(DDS)的原理、電路結構、優化方法等。重點介紹DDS技術在FPGA中的實現方法，給出了部分VHDL源程序。采用該方法設計的DDS系統可以很容易地嵌入到其他系統中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
隨著國民經濟的發展和社會的進步，人們越來越需要便捷的交通工具，從而促進了汽車工業的發展，同時汽車發動機檢測維修等相關行業也發展起來。在汽車發動機檢測維修中，發動機電腦(Electronic Control．Unit-ECU)檢測維修是其中最關鍵的部分。發動機電腦根據發動機的曲軸或凸輪軸傳感器信號控制發動機的噴油、點火和排氣。所以，維修發動機電腦時，必須對其施加正確的信號。目前，許多發動機的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統信號，而是多種復雜波形信號。為了能夠提供這種信號，本文研究并設計了一種能夠產生復雜波形的低成本任意波形發生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發生器依據直接數字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設計現場可編程門陣列(FPGA)的方案實現頻率合成，擴展數據存儲器存儲波形的量化幅值(波形數據)，在微控制單元(MCU)的控制與協調下輸出頻率和相位均可調的信號。 任意波形發生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統和電源模塊五部分組成。在設計中采用FPGA芯片EPF10K10QC208-4實現DDFS的硬件算法。波形調整及濾波由兩級放大電路來完成：第一級對D/A輸出信號進行調整；第二級完成信號濾波及信號幅值和偏移量的調節。電源模塊利用三端集成穩壓器進行電壓值變換，利用極性轉換芯片ICL7660實現正負極性轉換。 該任意波形發生器與通用模擬信號源相比具有：輸出頻率誤差小，分辨率高，可產生任意波形，成本低，體積小，使用方便，工作穩定等優點，十分適合汽車維修行業使用，具有較好的市場前景。
上傳時間： 2013-05-28
上傳用戶：cylnpy
隨著現代計算機技術、微電子技術的進一步結合和發展，可編程邏輯技術已成為當前電子設計領域中最具活力和發展前途的技術。通過采用FPGA/EDA技術，對通信卡的PCI接口、E1接口、外部邏輯電路進行集成，并利用目前通用計算機強大的數字信息處理能力，可大大簡化CTI硬件的設計，降低制造成本，提高系統可靠性。 據此，本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析，對各功能模塊和系統進行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅動程序的設計方法。 本論文涉及的軟件、硬件系統已經開發、調試完成。測試結果表明：1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發數據傳送等操作中，各項性能符合PCI2.3規范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數符合CCITT相關規范要求。 3、論文所研究的PCI-E1接口在與現網設備、模塊的對接測試中，性能穩定。基于本論文的產品已經正式發布。國內部分廠家已對該產品進行了多方面的綜合測試，并計劃將其應用到實際的生產和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效，符合設計目標，具有較廣闊的應用前景。
上傳時間： 2013-06-02
上傳用戶：wpwpwlxwlx
目前電力系統正朝著設備數字化和網絡互聯化的方向發展，電力系統的行為也將會越來越復雜。作為電網故障分析必不可少的故障錄波器，電網的日趨復雜化對其性能提出了更高的要求。FPGA技術和嵌入式系統的發展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術的高性能分布式輸電線路故障錄波器的實現方案，簡要分析了其軟硬件結構和功能；接著針對故障錄波裝置中數據采集的高精度、高速度問題，提出了基于FPGA和AD7656的數據采集單元的設計方案；針對大容量故障數據的存儲問題，設計了在內嵌PowerPC微處理器的FPGA上實現SDRAM控制器的方案，并運用modelsim6.0仿真工具對設計的SDRAM控制器進行了仿真；研究了在內嵌PowerPC微處理器上構建嵌入式系統的問題；最后討論了行波測距算法在輸電線路故障錄波器中應用的相關問題。
上傳時間： 2013-07-17
上傳用戶：asddsd
隨著存儲技術的迅速發展，存儲業務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統的性能。磁盤陣列技術采用硬件和軟件兩種方式實現，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統提供的軟件實現磁盤冗余陣列功能，對系統資源利用率高，節省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術實現RAID控制器硬件設計，完成磁盤陣列啟動、數據緩存（Cache）以及數據XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統設計方案：獨立微處理器和較大容量的內存；實現RAID級別遷移，在線容量擴展，在線數據熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統，成為磁盤陣列的調試平臺。 隨著集成電路的發展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
