異步電機(jī)無(wú)速度傳感器矢量控制技術(shù)提高了交流傳動(dòng)系統(tǒng)的可靠性,降低了系統(tǒng)的實(shí)現(xiàn)成本。準(zhǔn)確辨識(shí)電機(jī)轉(zhuǎn)速是實(shí)現(xiàn)無(wú)速度傳感器矢量控制的關(guān)鍵。 本文對(duì)無(wú)速度傳感器矢量控制系統(tǒng)進(jìn)行了研究,建立了異步電動(dòng)機(jī)無(wú)速度傳感器電壓解耦矢量控制系統(tǒng)和基于模型參考自適應(yīng)(MRAS)的無(wú)速度傳感器矢量控制系統(tǒng)。基于MRAS的無(wú)速度傳感器矢量控制系統(tǒng)利用電動(dòng)機(jī)定子電壓方程和電流方程得到電動(dòng)機(jī)轉(zhuǎn)速的模型參考自適應(yīng)辨識(shí)算法,在此基礎(chǔ)上建立了一個(gè)改進(jìn)的變參數(shù)MRAS速度辨識(shí)數(shù)學(xué)模型,并利用Matlab軟件對(duì)基于該速度辨識(shí)模型的無(wú)速度傳感器異步電動(dòng)機(jī)矢量控制系統(tǒng)在不同的情況下進(jìn)行了詳細(xì)的仿真研究。仿真結(jié)果驗(yàn)證了該改進(jìn)的變參數(shù)MRAS速度辨識(shí)模型具有令人滿意的辨識(shí)精度和動(dòng)態(tài)性能。 基于MRAS的轉(zhuǎn)速估算理論從本質(zhì)上來(lái)說(shuō)屬于基于電機(jī)理想模型的轉(zhuǎn)速估算方案,該方法依賴于電機(jī)參數(shù),而電機(jī)參數(shù)在電機(jī)運(yùn)動(dòng)過(guò)程中變化很大,因而給出了對(duì)電機(jī)的一些定、轉(zhuǎn)子參數(shù)進(jìn)行實(shí)時(shí)辨識(shí)方法,以保持系統(tǒng)的動(dòng)、靜態(tài)性能。 在傳統(tǒng)型模型參考自適應(yīng)系統(tǒng)基礎(chǔ)上,將系統(tǒng)中原有的自適應(yīng)調(diào)節(jié)機(jī)構(gòu)用一個(gè)具有在線學(xué)習(xí)能力的人工神經(jīng)網(wǎng)絡(luò)取代,提出一種基于神經(jīng)網(wǎng)絡(luò)的異步電機(jī)轉(zhuǎn)速估計(jì)方法,并給出了速度估計(jì)器的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)和學(xué)習(xí)算法。最后對(duì)基于神經(jīng)網(wǎng)絡(luò)轉(zhuǎn)速估計(jì)的異步電機(jī)矢量控制系統(tǒng)進(jìn)行了仿真,結(jié)果表明該系統(tǒng)具有良好的性能。 簡(jiǎn)單介紹了基于DSP的異步電機(jī)無(wú)速度傳感器矢量控制系統(tǒng)的硬件結(jié)構(gòu)以及軟件系統(tǒng)的設(shè)計(jì)。
上傳時(shí)間: 2013-05-30
上傳用戶:hakim
高頻開(kāi)關(guān)電源系統(tǒng)具有體積小、重量輕、高效節(jié)能、輸出紋波小等優(yōu)點(diǎn),現(xiàn)已開(kāi)始逐步成為現(xiàn)代電源系統(tǒng)的主流。但是在傳統(tǒng)的開(kāi)關(guān)電源技術(shù)中,它通常是采用模擬電路來(lái)實(shí)現(xiàn)電壓或電流控制的。近年來(lái),隨著數(shù)字信號(hào)處理技術(shù)的日益完善、成熟,微處理器/微控制器和數(shù)字信號(hào)處理器性價(jià)比的不斷提高,數(shù)字控制在以實(shí)現(xiàn)復(fù)雜的控制策略,采用數(shù)字控制具有更高的穩(wěn)定性、可靠性和靈活性,并本文對(duì)開(kāi)關(guān)電源的常用拓?fù)浣Y(jié)構(gòu)、模糊控制、模糊PID控制理論、PWM產(chǎn)生原理進(jìn)行了研究,在此基礎(chǔ)上設(shè)計(jì)了一種新型數(shù)字化的開(kāi)關(guān)電源系統(tǒng)。該系統(tǒng)以TMS320LF2407為控制核心,利用模糊PID控制,建立電壓環(huán)單環(huán)控制結(jié)構(gòu),直接生成數(shù)字PWM波形,經(jīng)過(guò)IR2118驅(qū)動(dòng)主電路的功率開(kāi)關(guān)管(MOSFET)。 本系統(tǒng)采用模糊PID控制策略。該控制策略既能發(fā)揮模糊控制的動(dòng)態(tài)響應(yīng)快、超調(diào)量小、較好的適應(yīng)性的特點(diǎn),又能發(fā)揮PID控制的穩(wěn)態(tài)精度高的優(yōu)點(diǎn),能較好的適應(yīng)開(kāi)關(guān)電源的非線性,實(shí)時(shí)性控制的需要。整個(gè)電源系統(tǒng)以DSP為控制核心,用單個(gè)TMS320LF2407 DSP芯片來(lái)集中實(shí)現(xiàn)電源輸出調(diào)壓和過(guò)壓過(guò)流保護(hù)等要靈活地選擇不同的控制功能。 另外,本文按照高頻開(kāi)關(guān)電源的設(shè)計(jì)步驟,采用基于DSP的數(shù)字控制方式,最后對(duì)本開(kāi)關(guān)電源主電路進(jìn)行了PID控制和模糊PID控制的對(duì)比仿真研究。仿真結(jié)果表明這種控制策略具有很好的控制性能,算法實(shí)現(xiàn)比較簡(jiǎn)單,同時(shí)控制模塊設(shè)計(jì)簡(jiǎn)單,可靠性高,是一種比較實(shí)用、易于實(shí)現(xiàn)的控制算法。
標(biāo)簽: PID 模糊 控制開(kāi)關(guān)
上傳時(shí)間: 2013-07-01
上傳用戶:candice613
隨著通訊技術(shù)和電力系統(tǒng)的發(fā)展,對(duì)通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應(yīng)用于中大功率場(chǎng)合的全橋變換器與軟開(kāi)關(guān)的結(jié)合解決了這一問(wèn)題。因此,對(duì)其進(jìn)行研究設(shè)計(jì)具有十分重要的意義。 首先,論文闡述PWM DC/DC變換器的軟開(kāi)關(guān)技術(shù),且根據(jù)移相控制PWM全橋變換器的主電路拓?fù)浣Y(jié)構(gòu),選定適合于本論文的零電壓開(kāi)關(guān)軟開(kāi)關(guān)技術(shù)的電路拓?fù)洌?duì)其基本工作原理進(jìn)行闡述,同時(shí)給出ZVS軟開(kāi)關(guān)的實(shí)現(xiàn)策略。 其次,對(duì)選定的主電路拓?fù)浣Y(jié)構(gòu)進(jìn)行電路設(shè)計(jì),給出主電路中各參量的設(shè)計(jì)及參數(shù)的計(jì)算方法,包括輸入、輸出整流橋及逆變橋的器件的選型,輸入整流濾波電路的參數(shù)設(shè)計(jì)、高頻變壓器及諧振電感的參數(shù)設(shè)計(jì)以及輸出整流濾波電路的參數(shù)設(shè)計(jì)。 然后,論述移相控制電路的形成,對(duì)移相控制芯片進(jìn)行選擇,同時(shí)對(duì)移相控制芯片UC3875進(jìn)行詳細(xì)的分析和設(shè)計(jì)。對(duì)主功率管MOSFET的驅(qū)動(dòng)電路進(jìn)行分析和設(shè)計(jì)。 最后,基于理論計(jì)算,對(duì)系統(tǒng)主電路進(jìn)行仿真,研究其各部分設(shè)計(jì)的參數(shù)是否合乎實(shí)際電路。搭建移相控制ZV SDC/DC全橋變換器的實(shí)驗(yàn)平臺(tái),在系統(tǒng)實(shí)驗(yàn)平臺(tái)上做了大量的實(shí)驗(yàn)。 實(shí)驗(yàn)結(jié)果表明,論文所設(shè)計(jì)的DC/DC變換器能很好的實(shí)現(xiàn)軟開(kāi)關(guān),提高效率,使輸出電壓得到穩(wěn)定控制,最后通過(guò)調(diào)整移相控制電路,可實(shí)現(xiàn)直流輸出的寬范圍調(diào)整,具有很好的工程實(shí)用價(jià)值。
上傳時(shí)間: 2013-08-04
上傳用戶:zklh8989
本文主要研究采用以太網(wǎng)接口芯片RTL8019AS和TCP/IP協(xié)議實(shí)現(xiàn)嵌入式WEB服務(wù)器,此服務(wù)器可以使各種帶串口的工控設(shè)備和數(shù)據(jù)采集設(shè)備很容易地連接到Internet,這樣就能夠利用Internet實(shí)現(xiàn)對(duì)各種嵌入式設(shè)備的低成本遠(yuǎn)程訪問(wèn)和資源共享。 本研究實(shí)現(xiàn)的嵌入式WEB服務(wù)器以STC89C51系列單片機(jī)為核心,用其串口作為與嵌入式設(shè)備的接口,用RTL8019AS芯片和RJ-45作為以太網(wǎng)接口,并通過(guò)軟件實(shí)現(xiàn)RS-232與TCP/IP協(xié)議的轉(zhuǎn)換,通過(guò)以太網(wǎng)實(shí)現(xiàn)嵌入式設(shè)備與遠(yuǎn)程計(jì)算機(jī)之間的雙向數(shù)據(jù)通信,給出了硬件設(shè)計(jì)和軟件實(shí)現(xiàn)方案。硬件主要研究微控制器和以太網(wǎng)控制芯片之間的接口設(shè)計(jì)和以太網(wǎng)控制芯片RTL8019AS的驅(qū)動(dòng)。軟件部分研究實(shí)現(xiàn)了TCP/IP的各層協(xié)議,包含了ARP、IP、ICMP、UDP、TCP、HTTP等,在實(shí)際中得以應(yīng)用,如對(duì)于蓄電池電壓的遠(yuǎn)程檢測(cè)等。 研究結(jié)果表明,利用嵌入式WEB服務(wù)器將嵌入式設(shè)備連入Internet網(wǎng)絡(luò)是切實(shí)可行的。經(jīng)實(shí)驗(yàn)測(cè)試整個(gè)系統(tǒng)占用資源少,成本較低、移植性較好,能夠完成常用的相關(guān)網(wǎng)絡(luò)通訊功能,網(wǎng)絡(luò)數(shù)據(jù)傳輸可靠性較好。
上傳時(shí)間: 2013-04-24
上傳用戶:liucf
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢,難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合,而更重要的就是它們都具有不可移植性,因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信,勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì),提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法,其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法,利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內(nèi)部,這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議,主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式,還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力,模塊內(nèi)分開(kāi)的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO,采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境,也能適合低速的數(shù)據(jù)傳輸場(chǎng)合,因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過(guò)程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開(kāi)發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明,本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間: 2013-08-02
上傳用戶:rocketrevenge
GSM是全球使用最為廣泛的一種無(wú)線通信標(biāo)準(zhǔn),不僅在民用領(lǐng)域,也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無(wú)線信道具有瑞利衰落和延時(shí)效應(yīng),在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素,因此接收的信號(hào)疊加有各種誤差因素的影響。GSM接收機(jī)的實(shí)現(xiàn)離不開(kāi)系統(tǒng)的同步,為了得到更好的同步質(zhì)量,就必須對(duì)GSM基帶同步技術(shù)進(jìn)行研究,選擇一種最合適的同步算法。GSM的同步既有時(shí)間同步,也有頻率同步。 @@ 軟件無(wú)線電是當(dāng)前通信領(lǐng)域引入注目的熱點(diǎn)之一。長(zhǎng)期以來(lái),GSM的接收和解調(diào)都是由專用的ASIC芯片來(lái)完成的,通過(guò)軟件來(lái)實(shí)現(xiàn)GSM接收機(jī)的基帶算法,體現(xiàn)了軟件無(wú)線電技術(shù)的思想,選擇用它們來(lái)實(shí)現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點(diǎn)。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計(jì), @@ 主要內(nèi)容包括: @@ 通過(guò)相關(guān)理論知識(shí)的學(xué)習(xí),設(shè)計(jì)驗(yàn)證了GSM基帶同步算法。對(duì)FB時(shí)間同步,討論了包絡(luò)檢測(cè)和FFT變換兩種不同的方法;對(duì)SB時(shí)間同步,介紹實(shí)相關(guān)和復(fù)相關(guān)兩種方法;對(duì)頻率同步,給出了一種對(duì)FB運(yùn)用相關(guān)運(yùn)算來(lái)精確估計(jì)頻率誤差的算法。 @@ 設(shè)計(jì)了使用GSM射頻收發(fā)芯片RDA6210并通過(guò)實(shí)驗(yàn)室的ALTERA EP3C25FPGA開(kāi)發(fā)板進(jìn)行控制的GSM射頻端的解決方案,論文對(duì)RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹,設(shè)計(jì)了芯片的控制模塊,得到了下變頻后的GSM基帶信號(hào)。 @@ 設(shè)計(jì)了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開(kāi)發(fā)平臺(tái)來(lái)完成基帶數(shù)據(jù)的處理。針對(duì)ALTERA EP2S180開(kāi)發(fā)平臺(tái)模數(shù)轉(zhuǎn)換器AD9433的特點(diǎn)使用THS4501設(shè)計(jì)了單獨(dú)的差分運(yùn)算放大器模塊;設(shè)計(jì)了平臺(tái)的數(shù)據(jù)存儲(chǔ)方案并將該平臺(tái)得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計(jì)了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來(lái)完成基帶數(shù)據(jù)的處理。設(shè)計(jì)了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲(chǔ)方案。 @@ 給出了接收機(jī)硬件測(cè)試的結(jié)果,從多方面驗(yàn)證了所設(shè)計(jì)硬件平臺(tái)的可靠性。 @@關(guān)鍵詞:GSM接收機(jī);同步;RF; FPGA;DSP;
上傳時(shí)間: 2013-07-01
上傳用戶:sh19831212
隨著計(jì)算機(jī)和自動(dòng)化測(cè)量技術(shù)的日益發(fā)展,測(cè)量?jī)x器和計(jì)算機(jī)的關(guān)系日益密切。計(jì)算機(jī)的很多成果很快就應(yīng)用到測(cè)量和儀器領(lǐng)域,與計(jì)算機(jī)相結(jié)合已經(jīng)成為測(cè)量?jī)x器和自動(dòng)測(cè)試系統(tǒng)發(fā)展的必然趨勢(shì)。高度集成的現(xiàn)場(chǎng)可編程門陣列(FPGA)是超大規(guī)模集成電路和計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)發(fā)展的結(jié)果,由于FPGA器件具備集成度高、體積小、可以利用基于計(jì)算機(jī)的開(kāi)發(fā)平臺(tái),用編寫軟件的方法來(lái)實(shí)現(xiàn)專門硬件的功能等優(yōu)點(diǎn),大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化,縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性。 本文研究基于網(wǎng)絡(luò)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)問(wèn)題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺(tái),uClinux為核心的系統(tǒng)的軟件平臺(tái)設(shè)計(jì),進(jìn)行信號(hào)的采集和遠(yuǎn)程網(wǎng)絡(luò)監(jiān)測(cè)的功能。 論文從軟硬件兩方面入手,闡述了基于FPGA器件進(jìn)行數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法,以及基于uClinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面,F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片,用verilog HDL硬件描述語(yǔ)言在Xilinx公司提供的ISE輔助設(shè)計(jì)軟件中實(shí)現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過(guò)CoreConnect技術(shù)用OPB總線集成在同一個(gè)FPGA內(nèi)部,形成一個(gè)可編程的片上系統(tǒng)(SOPC)。采用基于FPGA的SOPC設(shè)計(jì)的突出優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級(jí),同時(shí)也可以降低成本和提高可靠性。 軟件方面,為了更好更有效地管理和拓展系統(tǒng)功能,移植了uClinux到MicroBlaze軟處理器上,設(shè)計(jì)實(shí)現(xiàn)了平臺(tái)上的ADC設(shè)備驅(qū)動(dòng)程序和數(shù)據(jù)采集應(yīng)用程序。并通過(guò)修訂內(nèi)核,實(shí)現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來(lái)訪問(wèn)數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標(biāo)簽: FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間: 2013-05-23
上傳用戶:晴天666
用51單片機(jī)設(shè)計(jì)的時(shí)鐘電路,系統(tǒng)由AT89C51、LED 數(shù)碼管、按鍵、發(fā)光二極管等部分構(gòu)成,能實(shí)現(xiàn)時(shí)間的調(diào)整、定時(shí)時(shí)間的設(shè)定,輸出等功能。
上傳時(shí)間: 2013-04-24
上傳用戶:gaorxchina
LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來(lái),以其亮度高、視角廣、壽命長(zhǎng)、性價(jià)比高的特點(diǎn),在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵,是整個(gè)LED視頻顯示系統(tǒng)的核心。本文研究的是對(duì)全彩色同步LED屏的控制,控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動(dòng)器的特點(diǎn),提出了一種可行的方案并進(jìn)行了設(shè)計(jì)。系統(tǒng)主要分為兩個(gè)部分:視頻信號(hào)的獲取,視頻信號(hào)的處理。 經(jīng)過(guò)分析比較,決定從顯卡的DVI接口獲得視頻源,視頻源經(jīng)過(guò)DVI解碼芯片TFP401A的解碼后,可以獲得圖像的數(shù)字信息,這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場(chǎng)同步、使能等控制信號(hào)。這些信號(hào)將在視頻信號(hào)處理模塊中被使用。 信號(hào)處理模塊在接收視頻信號(hào)源后,對(duì)數(shù)據(jù)進(jìn)行處理,最后輸出數(shù)據(jù)給驅(qū)動(dòng)電路。在信號(hào)處理模塊中,采用了可編程邏輯器件FPGA來(lái)完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程(ISP)等特點(diǎn),所以特別適合于本設(shè)計(jì)。利用FPGA的可編程性,在FPGA內(nèi)部劃分了各個(gè)小模塊,各小模塊中通過(guò)少量的信號(hào)進(jìn)行聯(lián)系,這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng),使得設(shè)計(jì)更加簡(jiǎn)單,容易驗(yàn)證。本文分析了驅(qū)動(dòng)電路所需要的數(shù)據(jù)的特點(diǎn),全彩色灰度級(jí)的實(shí)現(xiàn)方式,決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具,對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時(shí)序、優(yōu)化了布局布線,使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上,課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計(jì)視頻信號(hào)處理模塊,在Quartus II和modelsim平臺(tái)下,用Verilog HDL語(yǔ)言開(kāi)發(fā)。
上傳時(shí)間: 2013-05-19
上傳用戶:玉簫飛燕
RS-485總線可靠性應(yīng)用研究 介紹的相當(dāng)詳細(xì)
上傳時(shí)間: 2013-05-17
上傳用戶:as275944189
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1