利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)
標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件
上傳時(shí)間： 2013-08-11
上傳用戶：hn891122
FPGA串口界面調(diào)試程序,用VHDL語(yǔ)言實(shí)現(xiàn)
標(biāo)簽： FPGA VHDL 串口 調(diào)試
上傳用戶：362279997
用FPGA設(shè)計(jì)DSP,2007年上海FPGA高級(jí)研修班清華博士賀光輝講義
標(biāo)簽： FPGA 2007 DSP 海
上傳時(shí)間： 2013-08-13
上傳用戶：robter
用Altera CPLD做為控制器從Flash上讀取image文件對(duì)Altera FPGA編程
標(biāo)簽： Altera Flash image CPLD
上傳用戶：zwei41
用fpga高效率的設(shè)計(jì)FIR濾波器\r\n里面有原理介紹，具體如何實(shí)施設(shè)計(jì)
標(biāo)簽： fpga FIR 高效率 濾波器
上傳用戶：asdfasdfd
用FPGA器件實(shí)現(xiàn)UART核心功能的一種方法.doc
標(biāo)簽： FPGA UART 器件 核心
上傳時(shí)間： 2013-08-14
上傳用戶：1583060504
幾個(gè)非常適用的用FPGA編寫的實(shí)例，包含IIC。UART，USB等幾個(gè)
標(biāo)簽： FPGA 編寫
上傳用戶：RQB123
用matlab建立模型設(shè)計(jì)fpga，文章采用系統(tǒng)模型
標(biāo)簽： matlab fpga 模型設(shè)計(jì)
上傳用戶：jhksyghr
是FPGA應(yīng)用的好列子，本人經(jīng)過(guò)測(cè)試的，有USB的I2C的，還有一些經(jīng)常用的程序，是初學(xué)和參考的好幫手
標(biāo)簽： FPGA USB I2C 源代碼
上傳用戶：ommshaggar
用fpga設(shè)計(jì)uart的案例,word格式
標(biāo)簽： fpga uart 案例
上傳時(shí)間： 2013-08-15
上傳用戶：zhangxin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
