隨著計(jì)算機(jī)和集成電路技術(shù)的不斷發(fā)展,基于EDA技術(shù)的芯片設(shè)計(jì)正在成為電子系統(tǒng)設(shè)計(jì)的主流.現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)作為一種可編程專(zhuān)用集成電路(ASIC)已經(jīng)廣泛應(yīng)用于計(jì)算機(jī)、通信、航空航天等各個(gè)領(lǐng)域.一般來(lái)講,FPGA多用于高速通信和高速信號(hào)處理領(lǐng)域,以發(fā)揮其處理速度快的特點(diǎn),本文將其應(yīng)用于一低速低功耗系統(tǒng)——某水下遠(yuǎn)程遙控接收系統(tǒng),主要用其在頻域來(lái)實(shí)現(xiàn)水下遠(yuǎn)程遙控的解碼,取得了令人滿意的效果.該文主要做了以下幾方面的工作.首先,深入研究和分析了在頻域?qū)崿F(xiàn)水下遠(yuǎn)程遙控解碼的原理并進(jìn)行了遙控指令編碼設(shè)計(jì);其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下遠(yuǎn)程遙控FPGA解碼芯片的設(shè)計(jì)工作,包括硬件描述語(yǔ)言(VHDL)編碼、電路前后仿真、綜合和布局布線工作,并對(duì)設(shè)計(jì)的FPGA解碼芯片進(jìn)行了初步的功耗估算:最后設(shè)計(jì)制作了一塊FPGA解碼芯片電路驗(yàn)證測(cè)試板,并完成了電路調(diào)試和測(cè)試.實(shí)驗(yàn)測(cè)試結(jié)果表明,用FPGA實(shí)現(xiàn)水下遠(yuǎn)程遙控解碼電路的方案是可行的,可以有效地縮小系統(tǒng)體積、提高系統(tǒng)可靠性,在保證系統(tǒng)性能情況下做到更低的功耗,還可以實(shí)現(xiàn)在系統(tǒng)配置和編程,使得系統(tǒng)的調(diào)試、升級(jí)和維護(hù)更加靈活方便.
標(biāo)簽：
FPGA
遠(yuǎn)程遙控
解碼電路
上傳時(shí)間：
2013-06-03
上傳用戶：zoushuiqi
x=[1,2,0,-1,3,2];h=[1,-1,1];
y1=x*h(1);
y2=x*h(2);
y3=x*h(3);
Y1=[0,0,y1];
Y2=[0,y2,0];
Y3=[y3,0,0];
y=Y1+Y2+Y3;
L=-2:1:5;
figure(1);
subplot(211);stem(L,y,'*');
xlabel('L');ylabel('y');title('(1)');
X=x.';X=X';
r1=X*y(1);r2=X*y(2);r3=X*y(3);r4=X*y(4);
r5=X*y(5);r6=X*y(6);r7=X*y(7);r8=X*y(8);
R1=[0,0,0,0,0,0,0,r1];R2=[0,0,0,0,0,0,r2,0];
R3=[0,0,0,0,0,r3,0,0];R4=[0,0,0,0,r4,0,0,0];
R5=[0,0,0,r5,0,0,0,0];R6=[0,0,r6,0,0,0,0,0];
R7=[0,r7,0,0,0,0,0,0];R8=[r8,0,0,0,0,0,0,0];
R=R1+R2+R3+R4+R5+R6+R7+R8;
n=-7:5;
subplot(212);stem(n,R);title('(2)');
標(biāo)簽：
ketang
上傳時(shí)間：
2020-11-10
上傳用戶：
