提供一系列fpga實(shí)戰(zhàn)教程給用戶并且包含代碼,適合新手以及有一定經(jīng)驗(yàn)的老手。為什么要學(xué)項(xiàng)目實(shí)戰(zhàn)篇:前面的篇章多為理論知識(shí),而這一篇是結(jié)合開(kāi)發(fā)板實(shí)物,從理論上升到實(shí)踐,將前面的基礎(chǔ)知識(shí)運(yùn)用到實(shí)際的工程項(xiàng)目當(dāng)中。項(xiàng)目實(shí)戰(zhàn)篇包含哪些內(nèi)容:我們例舉三人表決器、數(shù)字時(shí)鐘、多終端點(diǎn)歌系統(tǒng)、數(shù)字示波器這四個(gè)實(shí)際的工程項(xiàng)目,手把手帶領(lǐng)大家從分析工程、分解工程、到最終實(shí)現(xiàn)工程。通過(guò)逐個(gè)解決工程中的實(shí)際問(wèn)題,來(lái)學(xué)習(xí)原汁原味的 FPGA 設(shè)計(jì)。本篇一改傳統(tǒng)教程里逐個(gè)講解外設(shè)的方法,巧妙的將所有外設(shè)功能放在實(shí)際項(xiàng)目當(dāng)中講解,使讀者真正意義上做到了現(xiàn)學(xué)現(xiàn)用,活學(xué)活用
標(biāo)簽:
verilog
HELLO FPGA
上傳時(shí)間:
2022-06-17
上傳用戶:jiabin