用verilog實現的串口收發數據程序
用verilog實現的串口收發數據程序,已經調試通過...
用verilog實現的串口收發數據程序,已經調試通過...
用fpga實現dsp 的fft算法 其中有幾個文檔文件和用vhdl寫的1024點的fft代碼...
用fpga實現的DA轉換器,有說明和源碼,VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for ...
用CPLD實現DSP與PLX9054之間的連接...
用FPGA實現大型設計時,可能需要FPGA具有以多個時鐘運行的多重數據通路,這種多時鐘FPGA設計必須特別小心,需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要用多少個不同的時鐘,以及如何進行布線...