擴頻通信技術(shù)因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優(yōu)點，在軍事抗干擾和個人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴頻理論的CDMA通信技術(shù)成為國際電聯(lián)規(guī)定的第三代移動通信系統(tǒng)的主要標準化建議后，標志著擴頻通信技術(shù)在民用通信領(lǐng)域的應(yīng)用進入了新階段。 近年來，隨著微電子技術(shù)和電子設(shè)計自動化(EDA)技術(shù)的迅速發(fā)展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設(shè)計方便靈活等特點廣泛應(yīng)用于數(shù)字信號處理領(lǐng)域。 本論文正是采用基于FPGA硬件平臺來實現(xiàn)了一個直接序列擴頻通信基帶系統(tǒng)，該系統(tǒng)的實現(xiàn)涉及擴頻通信和有關(guān)FPGA的相關(guān)知識，以及實現(xiàn)這些模塊的VHDL硬件描述語言和QuartusⅡ開發(fā)平臺，目標是實現(xiàn)一個集成度高、靈活性強、并具有較強的數(shù)據(jù)處理能力的擴頻通信基帶系統(tǒng)。 本論文中首先對擴頻通信的基礎(chǔ)理論做了探討，著重對直序擴頻的理論進行了分析；其次根據(jù)理論分析，設(shè)計了全數(shù)字直接序列擴頻基帶系統(tǒng)的結(jié)構(gòu)，完成了擴頻序列的產(chǎn)生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關(guān)解擴和幾種同步捕獲電路的設(shè)計，將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。
標簽： FPGA 直擴通信 同步設(shè)計
上傳時間： 2013-04-24
上傳用戶：chenjjer
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點，在近年來得到了迅速的發(fā)展。論文針對直擴通信系統(tǒng)中偽碼和載波同步問題而展開，研究了直擴系統(tǒng)的結(jié)構(gòu)、性能及完成了相關(guān)參數(shù)的計算，改進了包絡(luò)算法，設(shè)計了解擴和解調(diào)器，最后用ISE9.1實現(xiàn)了解擴和解調(diào)器的仿真波形，驗證了設(shè)計的正確性。 論文研究了擴頻通信系統(tǒng)的特點、國內(nèi)外發(fā)展現(xiàn)狀及理論基礎(chǔ)，完成了DS-QPSK接收機的解擴器和解調(diào)器的設(shè)計與實現(xiàn)。解擴器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴器的結(jié)構(gòu)、性能及其完成了相關(guān)參數(shù)的計算，完成了數(shù)字下變頻器、偽碼發(fā)生電路、偽碼相關(guān)積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調(diào)整電路的設(shè)計，并在ISE9.1編程綜合得到仿真結(jié)果，驗證了設(shè)計的正確性。由于相關(guān)積分包絡(luò)算法是整個系統(tǒng)的基礎(chǔ)和核心，為了減少時延和系統(tǒng)所占硬件資源，改進了包絡(luò)算法并得到了仿真驗證。結(jié)果表明，它不但減少了硬件資源的占用、縮短了延時，而且對整個系統(tǒng)的優(yōu)化起著決定性的作用。論文給出了偽碼同步的仿真結(jié)果及資源占用情況，有力地說明了解擴器占用資源少、時延短等特點。 解調(diào)器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數(shù)控振蕩器、反正切鑒頻器、環(huán)路濾波器的設(shè)計并得到了相關(guān)的仿真波形，實現(xiàn)了載波的跟蹤，給出了仿真結(jié)果及資源占用情況，對系統(tǒng)實現(xiàn)過程中的一些經(jīng)驗進行了總結(jié)。最后是對論文工作的一些總結(jié)和對今后工作的展望。
標簽： FPGA GSM 解調(diào)
上傳時間： 2013-06-13
上傳用戶：924484786
由于移動環(huán)境的復(fù)雜性，無線信號在發(fā)送傳輸和接收過程中有很明顯的衰落現(xiàn)象，特別是在高頻無線通信中，多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術(shù)，Rake接收機在CDMA移動通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統(tǒng)，介紹了其Rake接收機工作原理和設(shè)計思想，進行了理論仿真并用FPGA予以實現(xiàn)。 @@ 本文首先介紹了移動通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理，并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息，Rake接收機就是通過多個相關(guān)接收器接收多徑信號中各路信號，通過信道估計和信道補償消去信道因子的附加相位，并把他們合并在一起，以此來改善信號的信噪比和系統(tǒng)的可靠性；在此基礎(chǔ)上，論文提出了一種多載波擴頻通信系統(tǒng)的實現(xiàn)方案，并詳細介紹了其Rake接收機實現(xiàn)原理，給出了最大比合并時各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機的FPGA硬件實現(xiàn)設(shè)計方案及其系統(tǒng) 測試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實現(xiàn)相對簡單。最終Rake接收機的FPGA實現(xiàn)結(jié)果同理論仿真一致，時序通過，資源耗費不大，具有較大的實用價值。 @@關(guān)鍵詞：多載波擴頻通信，CDMA，Rake接收機，F(xiàn)PGA
標簽： Rake FPGA 多載波
上傳時間： 2013-07-25
上傳用戶：axxsa
隨著敵對人為干擾的日益增多和電磁環(huán)境的日益惡劣，抗干擾逐漸成為衛(wèi)星導(dǎo)航接收機的必備能力之一。傳統(tǒng)的單天線多延遲系統(tǒng)僅從時域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過空域—時域級聯(lián)或空時聯(lián)合處理能夠顯著增強導(dǎo)航信號接收機的抗干擾性能。多個天線以不同的方式放置，即不同的陣形，會使得導(dǎo)航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異，開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應(yīng)抗干擾性能研究，分析了導(dǎo)致差異的原因，通過對比仿真，發(fā)現(xiàn)帶圓心的圓陣具有所選陣形中最優(yōu)的輸出信干噪比，進一步推廣到空時自適應(yīng)抗干擾，也具有同樣的結(jié)論。結(jié)合工程實現(xiàn)，基于FPGA完成空時抗干擾硬件模塊設(shè)計，用Matlab產(chǎn)生的量化數(shù)據(jù)作為激勵，對硬件模塊的輸出結(jié)果進行分析，與非自適應(yīng)空時波束形成結(jié)果相比，實驗驗證了模塊的有效性；與Matlab仿真處理的結(jié)果相比，驗證了模塊的正確性。多種陣形自適應(yīng)抗干擾性能差異的研究對于一定孔徑和陣元個數(shù)條件下的陣列布陣具有一定的參考價值，空時抗干擾硬件模塊是抗干擾系統(tǒng)的核心，所做工作對工程實現(xiàn)具有一定的借鑒意義。
標簽： FPGA 時域 導(dǎo)航系統(tǒng)
上傳時間： 2013-05-28
上傳用戶：thinode
無線局域網(wǎng)(WLAN)是未來移動通信系統(tǒng)的重要組成部分。由于擺脫了有線連接的束縛，無線局域網(wǎng)具有移動性好、成本低以及網(wǎng)絡(luò)傳輸故障少等諸多優(yōu)點，得到了越來越廣泛的發(fā)展與應(yīng)用。正交頻分復(fù)用(OFDM)技術(shù)具有抗多徑衰落，頻譜利用率高等優(yōu)點，特別適合于無線環(huán)境下的高速數(shù)據(jù)傳輸，是高速無線局域網(wǎng)的首選技術(shù)之一。從IEEE802.11a，IEEE802.11g到IEEE802.1n都是以O(shè)FDM為基礎(chǔ)。隨著OFDM技術(shù)的普及以及下一代通信技術(shù)對OFDM的青睞，研究與實現(xiàn)應(yīng)用于無線局域網(wǎng)的OFDM關(guān)鍵技術(shù)具有一定的意義。 本文首先介紹了WLAN的基本概念及相關(guān)協(xié)議標準和OFDM系統(tǒng)的工作原理，并描述了基于IEEE802，11a和IEEE802.11n標準的OFDM系統(tǒng)的數(shù)據(jù)幀結(jié)構(gòu)以及系統(tǒng)參數(shù)。文中對OFDM傳輸系統(tǒng)的關(guān)鍵算法進行了詳細的研究。然后以Xilinx公司的ISE10.1為軟件平臺，利用VHDL描述的方式，并以FPGA(現(xiàn)場可編程門陣列)芯片SPARTAN-3E為硬件平臺，研究實現(xiàn)了適用于IEEE802.11a和IEEE802.11n的64點16bits復(fù)數(shù)塊浮點結(jié)構(gòu)的FFT模塊，(2，1，7)卷積編碼和維特比譯碼模塊，以及分組檢測和符號定時模塊，并進行了仿真、綜合、下載驗證等工作。
標簽： OFDM FPGA 無線局域網(wǎng)
上傳時間： 2013-06-25
上傳用戶：cee16
對弓網(wǎng)故障的檢測是當(dāng)今列車檢測的一項重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進的視頻編解碼協(xié)議進行處理，進而實現(xiàn)檢測現(xiàn)場的實時監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風(fēng) II開發(fā)板作為硬件平臺，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實現(xiàn)視頻圖像采集、存儲、顯示以及實現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計的首選，尤其是與Verilog和VHDL等語言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計方法，加速了系統(tǒng)的設(shè)計進程。 @@ 本文首先分析了FPGA的特點、設(shè)計流程、verilog語言等，然后對靜態(tài)圖像及視頻圖像的編解碼進行詳細的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運用H．264/AVC算法對視頻序列進行大量的實驗，對不同分辨率、量化步長、視頻序列進行編解碼以及對結(jié)果進行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺，進行視頻圖像的采集存儲、顯示分析，其中詳細分析了SAA7113的配置、CCD信號的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設(shè)計；最后運用verilog語言實現(xiàn)H．264/AVC部分算法，并進行功能仿真，得到預(yù)計的效果。 @@ 本文實現(xiàn)了整個視頻信號的采集存儲、顯示流程，詳細研究了H．264/AVC算法，并運用硬件語言實現(xiàn)了部分算法，對視頻編解碼芯片的設(shè)計具有一定的參考價值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
標簽： FPGA 視頻 圖像分析
上傳用戶：啦啦啦啦啦啦啦
擴頻通信，即擴展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術(shù)通信傳輸方式。 擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調(diào)制，實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調(diào)及相關(guān)處理，恢復(fù)出原始信息數(shù)據(jù)。 擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設(shè)計者開發(fā)出滿足多種標準的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設(shè)計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設(shè)計(CAD)和規(guī)劃的電子設(shè)計活動產(chǎn)生了實在的設(shè)計實體論文對擴頻通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究，并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計主要分為兩個部分。第一部分是用QuartusII軟件設(shè)計了系統(tǒng)的VHDL語言描述代碼，并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應(yīng)的功能仿真和時序時延仿真；第二部分是設(shè)計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進行了相關(guān)測試，完成了預(yù)定的功能。
標簽： FPGA 直接序列 擴頻通信
上傳時間： 2013-07-26
上傳用戶：15679277906
LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼，最初由Gallager發(fā)現(xiàn)，故亦稱Gallager碼.它和著名Turbo碼相似，具有逼近香農(nóng)限的性能，幾乎適用于所有信道，因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現(xiàn)稀疏性，其譯碼復(fù)雜度與碼長成線性關(guān)系，克服了分組碼在長碼長時所面臨的巨大譯碼計算復(fù)雜度問題，使長編碼分組的應(yīng)用成為可能。而且由于校驗矩陣的稀疏特性，在長的編碼分組時，相距很遠的信息比特參與統(tǒng)一校驗，這使得連續(xù)的突發(fā)差錯對譯碼的影響不大，編碼本身就具有抗突發(fā)差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理，其次，具體介紹了LDPC碼的構(gòu)造和各種編碼算法及其生成矩陣的產(chǎn)生方法，特別是準循環(huán)LDPC碼的構(gòu)造以及RU算法、貪婪算法，并在此基礎(chǔ)上采用貪婪算法對RU算法進行了改進。 最后，選用Altera公司的Stratix系列FPGA器件EPls25F67217，實現(xiàn)了碼長為504的基于RU算法的LDPC編碼器。在設(shè)計過程中，為節(jié)省資源、提高速度，在向量存儲時采用稀疏矩陣技術(shù)，在向量相加時采用通過奇校驗直接判定結(jié)果的方法，在向量乘法中，采用了前向迭代方法，避開了復(fù)雜的矩陣求逆運算。結(jié)果表明，該編碼器只占用約10％的邏輯單元，約5％的存儲單元，時鐘頻率達到120MHz，數(shù)據(jù)吞吐率達到33Mb/s，功能上也滿足編碼器的要求。
標簽： LDPC FPGA 編碼
上傳時間： 2013-06-09
上傳用戶：66wji
衛(wèi)星導(dǎo)航定位系統(tǒng)可以為公路、鐵路、空中和海上的交通運輸工具提供導(dǎo)航定位服務(wù)。它能夠軍民兩用，戰(zhàn)略作用與商業(yè)利益并舉。只要持有便攜式接收機，則無論身處陸地、海上還是空中，都能收到衛(wèi)星發(fā)出的特定信號。接收機選取至少四顆衛(wèi)星發(fā)出的信號進行分析，就能確定接收機持有者的位置。 GPS導(dǎo)航定位接收機的理論基礎(chǔ)即是擴頻通信理論，擴頻通信技術(shù)與常規(guī)的通信技術(shù)相比，具有低截獲率，強抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點，目前己從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展，成為進入信息時代的高新技術(shù)通信傳輸方式之一。擴頻通信技術(shù)中，最常見的是直接序列擴頻通信(DSSS)系統(tǒng)，本文所研究的就是這一類系統(tǒng)。 目前在衛(wèi)星信號的捕獲上一般使用兩種方法：順序捕獲方法(時域法，基于大規(guī)模并行相關(guān)器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現(xiàn)有順序捕獲和并行捕獲技術(shù)的原理，并給出了它們的優(yōu)缺點。 本文第三章對長碼的直接捕獲進行了深入的研究，基于對國內(nèi)外相關(guān)文獻中長碼直捕方法的分析與對比，并且結(jié)合在實際過程中硬件資源需求的考慮，應(yīng)用了基于分段補零循環(huán)相關(guān)和FFT搜索頻偏的直捕方法。此方法大大減少了計算量，加快了信號捕獲的速度。本方法利用FFT實現(xiàn)接收信號與本地長碼的并行相關(guān)，同時完成頻偏的搜索，將傳統(tǒng)的二維搜索轉(zhuǎn)換為并行的一維搜索，從而能快速實現(xiàn)長碼捕獲。 GPS信號十分微弱，靈敏度低，在戰(zhàn)場環(huán)境下，GPS接收機會面臨各種人為的干擾。如何從復(fù)雜的干擾信號中實現(xiàn)對GPS信號的捕獲，即抗干擾技術(shù)的研究，是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法，在強干擾環(huán)境下，需要借助信號處理技術(shù)在不增加信號帶寬的條件下提高系統(tǒng)的抗干擾能力，以保證后續(xù)捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現(xiàn)方案，并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實現(xiàn)；抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現(xiàn)了各模塊的單獨測試和整個系統(tǒng)的聯(lián)調(diào)，通過聯(lián)調(diào)驗證，本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲，可以應(yīng)用于GPS接收機，監(jiān)測站接收機的同步等，對我國自主研發(fā)導(dǎo)航定位接收機也有重大的現(xiàn)實及經(jīng)濟意義。
標簽： FPGA 衛(wèi)星導(dǎo)航 接收機
上傳時間： 2013-06-18
上傳用戶：wang5829
寬帶無線通信的持續(xù)高速的需求增長刺激了新的通信技術(shù)的不斷產(chǎn)生，而這些技術(shù)的發(fā)展，很大程度上都來自于不同技術(shù)的互相補充與融合，這也成為新標準的源泉。正交頻分復(fù)用(OFDM)技術(shù)在提供高效的頻譜利用率以及良好的抗多徑性能的同時，通過多輸入輸出(MIMO)技術(shù)來進一步增加信道容量，在不增加信號帶寬的基礎(chǔ)上取得更高的傳輸速率和更好的傳輸質(zhì)量。因此MIMO-OFDM技術(shù)近年來在成為研究熱點的同時，已被認為是下一帶移動通信和網(wǎng)絡(luò)接入標準中的核心技術(shù)。 本文主要對MIMO-OFDM系統(tǒng)物理層的關(guān)鍵技術(shù)進行了研究，并主要對系統(tǒng)的同步和信道估計算法進行了深入的分析，并提出了一些改進。最后進行了MIMO-OFDM基帶系統(tǒng)基于FPGA的物理層設(shè)計，對其中一些關(guān)鍵模塊的設(shè)計，比如信道估計和空時譯碼模塊進行了詳細的討論。 第一章緒論部分首先結(jié)合寬帶無線通信技術(shù)發(fā)展的歷史就MIMO-OFDM技術(shù)產(chǎn)生發(fā)展的背景進行了分析，指出了MIMO-OFDM研究與發(fā)展方向，最后總結(jié)了本文的工作目標和基本要求。 第二章主要是推導(dǎo)分析了MIMO-OFDM系統(tǒng)的基本原理，先分別從OFDM技術(shù)和MIMO技術(shù)兩方面概括性的介紹了其理論以及技術(shù)特點，最后對MIMO與OFDM結(jié)合的關(guān)鍵技術(shù)進行了討論。 第三章是對MIMO-OFDM同步算法的研究，主要針對基于訓(xùn)練序列的同步算法進行了深入討論，關(guān)注點是訓(xùn)練序列的設(shè)計。針對原有的一些算法進行了總結(jié)與比較，并主要對基于頻域設(shè)計的訓(xùn)練序列符號同步算法做出了改進。 第四章首先從基于導(dǎo)頻的信道估計算法推導(dǎo)開始，關(guān)注點放在MIMO-OFDM系統(tǒng)下的自適應(yīng)信道估計算法研究。文章將原有的一些OFDM自適應(yīng)信道估計算法擴展到MIMO領(lǐng)域，結(jié)合基于共軛梯度的自適應(yīng)算法并做出了一些改進。 第五章節(jié)是本文的硬件設(shè)計部分，文章基于一個2發(fā)2收MIMO-OFDM系統(tǒng)進行了基帶數(shù)字處理部分的FPGA設(shè)計工作，根據(jù)設(shè)計要求實現(xiàn)了發(fā)送端和接收端數(shù)據(jù)處理的基本功能，為完善的和更高性能的MIMO-OFDM系統(tǒng)實現(xiàn)奠定了基礎(chǔ)。
標簽： MIMOOFDM FPGA 關(guān)鍵技術(shù)
上傳時間： 2013-06-26
上傳用戶：wl9454
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<button id="icswg"></button>
<center id="icswg"></center>
